二次下变频实现宽带数字波束形成

一种新型直接抽取算法的数字下变频设计

一种新型直接抽取算法的数字下变频设计 【摘要】为了简化卫星导航接收机框架，提出一种基于数字信号抽取的下变频方法。通过分离和累计法，人们发现了一种具有高频率数字载波信号的直接下变频方法。这种方法不仅具有结构简单、速度高和计算简单的特点，还能够很好的保持导航电文和多普勒信息，但这种方法有可能会使S/N信号和接收机的灵敏度降低：分析和仿真结果显示，它对接收机的定位灵敏度没有任何的影响。 【关键词】数字下变频；抽取算法；BPSK 1.引言 卫星导航接收机通常采用超外差的体系结构，在模拟的超外差接收机前端，许多的数字下变频是通过使用混频器和本地振荡器接收IF信号。低通滤波器消除了高频率分量，然后便可以得到不同频率的下变频信号，与低IF模式和零IF 模式相比，它具有高增益、高抑制和无本地振荡泄漏的特点，但是它的结构复杂和功率损耗较高[2]。 数字接收器具有高集成度、低功耗和低成本的特点，因此，它是无线电接收器的发展趋势[3]。数字下变频方法能够通过数字调音台、CIC滤波器或者重采样方法把一个高频率信号转变成低频率信号[4-5]。在本文中，抽取算法和提取信号是为了得到BPSK调制信号的下变频，与CORDIC方法相比，数字下变频方法只需要添加点操作就可以节省许多的时间和CPU空间。在处理导航数据或CDMA数据时，除了采样IF算法外，还需要重采样和复杂的数字算法。 2.抽取算法的原理 假设在模数转换之前，信号的频率为，抽样频率是。对于BPSK调制的信号，载波频率和振幅是不变的。经过A/D转换后，信号为是一个行向量，向量的位数等于A/D转换器的位数。无相位转换的载波抽样信号有如下关系： 如果相位在周期发生转换，并且是在和周期之间发生，由于相位变化是，最后的抽样值不如前个抽样值，。如果>，在抽取的过程中相变不会发生，那么便会在下个周期发生。因此，在抽取期发生的相变将提前或推迟以适应周期的开始或结束，从而导致部分代码相位误差。 3.灵敏度和准确度的影响 抽取和量化将会造成信号信息的丢失，此量化误差是依赖于量化比特数和阀值。通过选择合适的阀值可以使量化的损失减少，通常情况下，实验中的量化是0.55dB[7]。抽取值可以改变相变的位置。如果累计的最大数目是，它可以使相位的过渡时间提前或滞后正确点的，是抽样周期。相变错误也影响相关积分结果，这会使接收器的灵敏度降低。考虑了多普勒频移，相变误差均匀分布的区域是，

波束形成基础原理总结

波束赋形算法研究包括以下几个方面: 1.常规的波束赋形算法研究。即研究如何加强感兴趣信号,提高信道处理增益,研究的是一 般的波束赋形问题。 2.鲁棒性波束赋形算法研究。研究在智能天线阵列非理想情况下,即当阵元存在位置偏差、 角度估计误差、各阵元到达基带通路的不一致性、天线校准误差等情况下,如何保证智能天线波束赋形算法的有效性问题。 3.零陷算法研究。研究在恶劣的通信环境下,即当存在强干扰情况下,如何保证对感兴趣信 号增益不变,而在强干扰源方向形成零陷,从而消除干扰,达到有效地估计出感兴趣信号的目的。 阵列天线基本概念（见《基站天线波束赋形及其应用研究_ 白晓平》） 阵列天线（又称天线阵）是由若干离散的具有不同的振幅和相位的辐射单元按一定规律排列并相互连接在一起构成的天线系统。利用电磁波的干扰与叠加，阵列天线可以加强在所需方向的辐射信号，并减少在非期望方向的电磁波干扰，因此它具有较强的辐射方向性。组成天线阵的辐射单元称为天线元或阵元。相邻天线元间的距离称为阵间距。按照天线元的排列方式，天线阵可分为直线阵，平面阵和立体阵。 阵列天线的方向性理论主要包括阵列方向性分析和阵列方向性综合。前者是指在已知阵元排列方式、阵元数目、阵间距、阵元电流的幅度、相位分布的情况下分析得出天线阵方向性的过程；后者是指定预期的阵列方向图，通过算法寻求对应于该方向图的阵元个数、阵间距、阵元电流分布规律等。对于无源阵，一般来说分析和综合是可逆的。 阵列天线分析方法 天线的远区场特性是通常所说的天线辐射特性。天线的近、远区场的划分比较复杂，一般而言，以场源为中心，在三个波长范围内的区域，通常称为近区场，也可称为感应场；在以场源为中心，半径为三个波长之外的空间范围称为远区场，也可称为辐射场。因此，在分析天线辐射特性时观察点距离应远大于天线总尺寸及三倍的工作波长。阵列天线的辐射特性取决于阵元因素和阵列因素。阵元因素包括阵元的激励电流幅度相位、电压驻波比、增益、方

数字波束形成

摘要 随着高速、超高速信号采集、传输及处理技术的发展,数字阵列雷达已成为当代雷达技术发展的一个重要趋势。数字波束形成(DBF)技术采用先进的数字信号处理技术对阵列天线接收到的信号进行处理,能够极大地提高雷达系统的抗干扰能力,是新一代军用雷达提高目标检测性能的关键技术之一。并且是无线通信智能天线中的核心技术。 本文介绍了数字波束形成技术的原理，对波束形成的信号模型进行了详细的推导，并且用matlab仿真了三种计算准则下的数字波束形成算法，理论分析和仿真结果表明以上三种算法都可以实现波束形成，并对三种算法进行了比较。同时研究了窄带信号的自适应波束形成的经典算法。研究并仿真了基于最小均方误差准则的LMS算法、RLS算法和MVDR自适应算法，并且做了一些比较。 关键词：数字波束形成、自适应波束形成、智能天线、最小均方误差、最大信噪比、最小方差

ABSTRACT With the development of high-speed, ultra high-speed signal acquisition, transmission and processing technology, digital array radar has became an important trend in the development of modern radar technology. Digital beamforming (DBF) technology uses advanced digital signal processing technology to process the signal received by antenna array. It can improve the anti-jamming ability of radar system greatly and it is one of the key technology。It is the core of the smart antenna technology in wireless communication too。 This paper introduces the principle of digital beam forming technology, the signal model of beam forming was presented, And the digital beam forming algorithm under the three calculation criterion was simulated by MATLAB, theoretical analysis and simulation results show that the three algorithms can achieve beamforming, and made some comparison between the three algorithms. At the same time, made some study about the adaptive narrow-band signal beam forming algorithm. Learned and Simulateded the LMS algorithm base on minimum mean square error criterion and RLS algorithm and MVDR algorithm, and do some comparison Key Words:DBF, ADBF, Smart antenna, The minimum mean square error, The maximum signal to noise ratio

波束形成

3.5 两种特殊的波束形成技术 3.5.1协方差矩阵对角加载波束形成技术 常规波束形成算法中，在计算自适应权值时用XX R ∧ 代替其中的X X R 。由于采样快拍数是有限的，则通过估计过程得到的协方差矩阵会产生一定误差，这样会引起特征值扩散。从特征值分解方向来看，自适应波束畸变的原因是协方差矩阵的噪声特征值扩散。自适应波束可以认为是从静态波束图中减去特征向量对应的 特征波束图，即:m in 1 ()()( )()(()())N i V V iv iv V i i G Q E E Q λλθθθθθλ* =-=-∑,其中()V G θ是 是自适应波束图，()V Q θ是静态波束图，即没有来波干扰信号而只有内部白噪声时的波束状态。i λ是矩阵X X R 的特征值。()iv E θ是对应i λ的特征波束图。 由于X X R 是 Hermite 矩阵，则所有的特征值均为实数，并且其特征向量正交，特征向量对应的特征波束正交。而最优权值的求解表达其中的X X R 是通过采样数据估计得到的，当采样快拍数很少时，对协方差矩阵的估计存在误差，小特征值及对应的特征向量扰动都参与了自适应权值的计算，结果导致自适应波束整体性能的下降。鉴于项目中的阵列形式，相对的阵元数较少，采样数据比较少，很容易在估计协方差矩阵的时候产生大的扰动，导致波束的性能下降，所以采用对角加载技术来保持波束性能的稳定及降低波束的旁瓣有比较好的效果。 （1）对角加载常数λ 当采样数据很少时，自适应波束副瓣很高，SINR 性能降低。对因采样快拍数较少引起自相关矩阵估计误差而导致的波束方向图畸变，可以采用对角加载技术对采样协方差矩阵进行修正。修正后的协方差矩阵为:XX XX R R I λ∧ =+ 。 自适应旁瓣抬高的主要原因是对阵列天线噪声估计不足，造成协方差矩阵特征值分散。通过对角加载，选择合适对角加载λ ，则对于强干扰的大特征值不会受到很大影响，而与噪声相对应的小特征值加大并压缩在λ附近，于是可以得到很好的旁瓣抑制效果。对于以上介绍的通过 LCMV 准则求得的权值o p t w 经过对角加载后的最优权值为：111()(())H opt XX XX w R I A A R I A f λλ---=++ （2）广义线性组合加载技术 对角加载常数λ 来修正采样协方差矩阵，能够有效实现波束旁瓣降低的同时提高波束的稳健性。但是对加载值λ 的确定有一定难度，目前还是使用经验值较多。于是，来考虑另外一种能够有效实现协方差矩阵的修正，而且组合参数

基于希尔伯特变换法的数字下变频

基于希尔伯特变换法的数字下变频 唐雷雷 1000030028 引言 本文主要讲述了数字下变频DDC 的基本原理，分别用低通滤波法和希尔伯特变换法实现数字下变频DDC ，同时用MATLAB 做了仿真和对比。 ABSTRACT This paper describes the Digital Down Conversion （DDC ）of the basic principles. The Digital Down Conversion （DDC ）is implemented by a low-pass filtering and Hilbert transform method , also is simulated by MATLAB and compared. 关键词： DDC 希尔伯特变换 MATLAB 一、中频正交采样的基本原理 在信号处理领域，对接收到的信号进行正交相干检波，可以保留信号复包 络的所有信息，获得良好的正交特性，因而在雷达、声纳、通信等电子系统中得到广泛的应用[2]。 一个系统所接收到的中频信号可以表示为： 00 (2()) 2' ()() () j f t t j f t x t a t e x t e π?π +== （1） 式中, f 为中频频率，()a t 和()t ?分别表示信号的幅度和相位， ' ()()e x p ( ())()()x t a t j t I t j Q t ?==+，称为()x t 的复包络（基带信号），它包含了带 通信号的所有信息。其中 ()()()cos ()()()()sin () I Q I t x t a t t Q t x t a t t ??==== （2）

阵列雷达数字波束形成技术仿真与研究

阵列雷达数字波束形成技术仿真与研究 【摘要】本文首先介绍了数字波束形成的基本原理，随后对普通波束形成及基于LCMV准则和MVDR准则的单多波束自适应形成技术分别进行了原理介绍和仿真分析。仿真结果表明，基于自适应技术的数字波束形成能有效提取有用信号，并在干扰方向上形成零陷，有效的抑制噪声和干扰，大大提高了阵列雷达的天线性能。 【关键词】阵列雷达；波束形成；自适应 1.引言 波束形成（Beam Forming，BF）[1]是指将一定几何形状排列的多元阵列各阵元的输出经过加权、时延、求和等处理，形成具有空间指向性波束的方法。BF技术的广泛应用赋予了雷达、通信系统诸如多波束形成、快速、灵活调整方向图综合等许多优点。阵列天线的波束形成可以采用模拟方式，也可以采用数字方式，采用数字方式在基带实现滤波的技术称为数字波束形成（Digital Beaming Forming，DBF），它是天线波束形成原理与数字信号处理技术结合的产物，是对传统滤波技术的空域拓展，在通信领域中也称为智能天线技术。 2.普通波束形成 2.1 普通波束形成的基本原理 要研究数字波束形成技术，首先要建立阵列信号的表示形式。假设接收天线为N元均匀线阵，阵元间的间隔为d，各阵元的加权矢量为W=[w1，w2，…，wN]，假设信号为窄带信号S（t），信号波长为，来波方向为，经过加权控制的阵列天线示意图如图1所示[2]。 图1 阵列天线波束形成示意图 若以阵元1为参考点，则各阵元接收信号可以写成： （1） （2） 将上式写成矢量形式，得： （3） 称为为方向矢量或导向矢量。在窄带条件下，它只依赖于阵列的几何结构和波的传播方向，因此，均匀线阵的导向矢量可表示为：

数字下变频仿真

数字下变频仿真原理： 信号采样的频谱 调频信号：02 ()cos *(2/2)s x K t n f nt π=+ 00022 02 *cos(2/)cos(2)cos(2) cos(4*/2*/2)cos(*/2) s s s s x f n f f nt f nt f nt K t K t K t ππππ=+=++ 0002022 *sin(2/)cos(2)sin(2) sin(*/2*/2)sin(*/24) s s s s K t K t K x f n f f nt f nt f nt t ππππ+-=-+=-+ 因为f 0=30MHz ，整体向左平移30MHz 。 -40-20 带宽为5MHz 通过仿真得到()x n 的时域波形和频域波形，如下图所示。 clc;clear all;close all; f0=30e6; 中心频率 B=5e6; 带宽 T=30e-6; 脉冲宽度 fs=40e6; 采样频率 N=T*fs; 采样点数 K=B/T; 频率变换率 ts=1/fs; 采样周期

t=-T/2:ts:T/2-ts; x=cos(2*pi*(f0*t+K*t.^2/2)); figure(1); title('时域波形'); xlabel('point '); figure(2); plot(abs(fft(x))); title('频域波形'); xlabel('point'); I路信号和Q路信号： ddc_i = x.*cos(2*pi*f0*(1:N)/fs); I路信号ddc_q = -x.*sin(2*pi*f0*(1:N)/fs); Q路信号figure(3); subplot(211); plot(t,ddc_i);grid; title('I路波形');

通信系统中的数字上变频和下变频

通信系统中的数字上变频和下变频 数字上变频器(DUC)和数字下变频器(DDC)不仅仅是通信应用(如软件无线电)中的关键，而且在需要窄带信号高速流的应用中也是重要的。另外，DDC结构容易控制所有取样速率下的混淆防止分样。 让我们看看数字记录5MHz带宽(中心在50MHz)信号的问题。此信号可以是来自RF-IF模拟下变频器的信号或者是直接从天线接收的信号。为了满足尼奎斯特准则，我们需要以 105ms/s取样率取样此信号。然而，为了合理地捕获此信号，应该在较高的取样率(至少200ms/s)取样此信号。假设ADC为16位，在该速率下被取样的信号会产生400MB/s数据。也许更难办的是以这样高速率采集和存储数据缺乏商业可用的方案。大多数可用的PC基数字器仅能在大约几分之几秒内存储此数据。 数字下变频 DDC在持续时间期间可以数字记录RF信号。在此实例中，我们仅需要记录5MHz信号(中心频率50MHz)，而不是ADC的整个尼奎斯特带宽。DDC允许除去其余数据，并降低数据率。在现场可编程门阵列(FPGA)中实现时，简单的数字下变频分为3个性质不同的步：频率变换、滤波和分样(图1)。 频率变换和滤波 第1步是频率变换。5MHz频带需要降低变换到基带，靠乘或与载频(fc)正弦信号混频实现这种变换。用数字控制振荡器(NCO)数字产生正弦波。NCO通常也称之为本机振荡器(LO)，它可以在精确频率和相位下产生取样波形。 随着信号从50MHz变频到基带，信号拷贝也从50 MHz变频到100 MHz。基于此原因，新的基带信号必须滤波，去除较高频率的信号。然而，到此我们的任务没有完成。我们仍有1个在200ms/s取样的低频基带信号。传输额外不必要数据时不希望PC总线过载，我们重新取样信号来降低有效取样率。这靠分样实现，在规则的时间间隔内从数字化的信号中去除数据点。在此例中，取样从200ms/s下降到10ms/s，每20个取样去除19个取样。 防止混淆的分样 采用分样，数字化器的采集引擎继续以同样的最大速率进行取样。然而，仅有少量的采集点被存储、被取出和传输到PC，这降低取样率到所希望的水平。但是，此技术不是极简单的。 为便于说明，假定数字化器的最大取样率是100MS/s，使其尼奎斯特频率为50 MHz，而信号有两个分量：10 MHz基频和20MHz激励频率分量。若数字化器分辨率为14位，则在100MS/S总数据率是200MB/s，这远远高于PCI总线理论极限132MB/s。这是采用较低取样率(如25MS/s)的1个原因。现在尼奎斯特频率应该是12.5MHz。然而，20MHz频率分量混淆回到5MHz。现在，不可能告知信号实际上是否是5MHz信号或混淆到5MHz的另外较高频率信号(20MHz，30MHz，45MHz)。 解决此问题的1种方案是称之为防止混淆分样的增强分样技术。在此技术中，数字化器继续在100MS/s最高取样率下采集数据，但加1个低通数字滤波器，在分样前截止尼奎斯特频率(图2)。 正交数字下变频 图1所示DDC只适用于单维调制信号。这种信号的1个实例是AM无线电的双边带幅度调制信号，它用比实际所需两倍的带宽。这样的信号在低和高于载频是相同的。

【高速中频采样和数字下变频的研究】第九章 数字下变频的设计

第九章数字下变频的设计 数字下变频又称数字I、Q复解调。它广泛应用于雷达、声纳和无线电接收机中。数字下变 频的原理已经在第一章和第八章得到阐述。在本章中先介绍主要的数字下变频芯片，然后介绍 数字I、Q复解调板的设计。 第一节主要的数字下变频芯片 对于不同的厂商，数字下变频（digital down converter）芯片有时又被称为数字解调器（digital tuner）或数字接收信号处理器(digital receive signal processor) 。目前世界上生产数字下变频芯片 的厂家主要有GrayChip、Harris Semiconductor、Analog Device、National Semiconductor等，其 中GrayChip公司虽然是一个小公司，但它却是一个专门生产数字下变频ASIC芯片的专业公司。 其生产的品种多、功能全、是选择数字下变频芯片的首选公司。Harris公司生产数字下变频芯 片的历史也较长。由于其具备产生高速A/D变换器的功能，所以其数字下变频芯片和ADC芯 片配合良好，可以配套使用。由于软件无线电技术的发展和市场对数字接收机的大量需求，近 几年来，半导体芯片的头号厂商Analog Device和National Semiconductor也涉足数字下变频芯 片市场，并且发展势头非常迅猛。特别是生产ADC芯片的龙头老大Analog Device公司，凭借 其雄厚的模拟和数字电路芯片的设计和生产技术，开发了先进的数字接收器芯片AD6620和 AD6624。与此同时，Analog Device公司还将其新一代中频A/D转换器芯片和DSP芯片与其数 字下变频芯片相结合，提出了多套完整的数字接收机的完整解决方案。表9-1-1是市场上常用的 数字下变频芯片。 表9-1-1 常用的数字下变频芯片的对照表 名称AD6620 HSP50214 CLC5902 GC1012A 生产厂家ADI Harris NS Graychip 输入数据宽度16bit 16bit 16bit 12bit 输入数据速率65MHz 52MHz 52MHz 80MHz NCO精度0.02Hz 0.02Hz 0.02Hz 0.1Hz CIC5 CIC4 无 CIC滤波器CIC2 CIC5 固定系数FIR 系数FIR RAM系数FIR1， FIR滤波器 RAM 系数FIR RAM FIR2 随着软件无线电的发展，通信、雷达、声纳等领域将需要更多的数字下变频芯片，从而也 会出现更多的新芯片和厂家。 9-1-1. 窄带数字下变频芯片AD6620 AD6620数字接收器芯片主要由四部分组成，如图9-1-1所示，包括一个频率转换部分（NCO 和混频器）、两个固定系数的抽选滤波器、一个程控系数的抽选滤波器。

线性调频信号脉冲压缩-数字下变频程序 DDC

线性调频信号脉冲压缩-数字下变频程序DDC clc; clear all; close all; B=5e6; %%信号带宽 f0=30e6; %中频 fs=40e6; %采样频率 fs1=(20/3)*1e6; %%抽取后频率 T=24.9e-6; %%时宽 k=B/T; fk=127; %%做DDC时的低通滤波器的阶数 fid=fopen('20090724fc1yindao4-0.dat','r'); sss=fread(fid,32*4096,'int16'); fclose(fid); figure(100);plot(sss);grid on;xlabel('点数');ylabel('幅度');title('32个周期信号时域波形');grid on; L=length(sss); N=4096; R=fix(L/N); for r=1:R ss(r,:)=sss((r-1)*N+1:1:r*N); end figure(1);plot(ss(R,:));xlabel('点数');ylabel('幅度');title('信号时域波形');grid on; %%%%%%%%%%%%%%% 低通滤波器%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% ff=[0 1/8 1/4 1]; aa=[1 1 0 0]; b=firpm(fk,ff,aa); [h,w]=freqz(b,1,1024); % figure(2); % f=linspace(0,fs/2,1024); % plot(f/1e6,20*log10(abs(h)));xlabel('f/Mhz');ylabel('dB');title('低通滤波器的幅频响应');grid on; %%%%%%%%%%%%%%% DDC %%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% ddcs=zeros(R,N+fk); for r=1:1:R n=-N/2:1:N/2-1; si=ss(r,:).*cos(2*pi*f0*n/fs); sq=-ss(r,:).*sin(2*pi*f0*n/fs); I=conv(si,b);

基于FPGA的DDC(数字下变频)设计与实现

基于FPGA的DDC(数字下变频)设计与实现

微系统设计、测试与控制 课程大作业之 基于FPGA的DDC（数字下变频） 的设计与仿真

摘要 (1) ABSTRACT (2) 第一章绪论 (3) 1.1 数字下变频（DDC）研究背景 (3) 1.2 DDC概述 (4) 1.3 本文研究内容和结构安排 (5) 第二章数字下变频（DDC）基础理论 (7) 2.1 数字下变频器 (7) 2.1.1 数字变频的基本原理与结构 (7) 2.1.2影响数字变频器性能的主要因素7 2.2 数字信号采样理论 (8) 2.2.1低通信号采样理论 (8) 2.2.2 带通信号采样理论 (9) 2.3 数字正交检波 (10) 2.3.1 低通滤波法 (10) 2.3.2 多相滤波结构变换法 (11) 2.4 多抽样率数字信号处理理论 (13)

2.4.1 整数倍抽取和内插 (13) 2.4.2 多抽样率系统的恒等变换 (16) 2.4.3 多相滤波结构 (17) 2.5 相关算法介绍 (19) 2.5.1 CORDIC算法 (19) 2.5.2 FIR滤波器 (21) 2.6 本章小结 (22) 第三章数字下变频（DDC）各模块设计 (23) 3.1 数字下变频的基本实现方案 (23) 3.2 基于DDS的数控振荡器的设计 (23) 3.2.1 混频器模块设计 (23) 3.2.2 DDS的特点 (25) 3.3抽取滤波 (27) 3.4 本章小结 (29) 第四章数字下变频器设计验证和逻辑综合 (30) 4.1基于DDS的数控振荡器的仿真和验证30 4.2 FIR滤波器的仿真和验证 (32)

数字下变频

因为最近在做宽带数字信号的数字下变频，所以重点看了这一方面的论文。下文重点对IEEE 上的一篇论文Real-time wideband DDC based on parallel architecture in synthetic instrument 做了个读书笔记，并对自己在这方面的工作做了一个小结。 主要内容：这篇论文主要解决宽带数字中频信号处理过程中的一些问题，并行处理结构可以有效的降低采样率，多通道并行处理则可以有效降低处理成本。该论文介绍了数字下变频技术，分析了多种数控振荡器导致输出相位的不同，并总结了减少信噪比的误差因素，提供了特殊工程设计的指数分布依据。 图1DDC总体结构 原理：数字下变频器(D DC)是接收机A／D变换后，首先要完成的处理工作，一般的DDC 由本地振荡器(NCO)、混频器、低通滤波器和抽取器组成.主要作用：其一是把中频信号变为零中频信号；其二是降低采样率。从频谱上看，数字下变频将A/D采样后信号从中频变换,到基带。这样的处理由两步完成：首先是将输入信号与正交载波相乘，然后进行数字滤波滤除不需要的频率分量。NCO，混频器，数字滤波器速率要等于采样率，采样率低于600MHz，很难实时的在FPGA中进行处理。 结构： NCO：产生正余弦序列，即I/Q两路信号。 CIC滤波器，适用于系统中的第一级抽取和进行大的抽取因子的抽取工作，并降低速率。FIR滤波器，完成对整个信道的整形滤波。 DDC主要有三种实现途径：采用专用芯片、自制专用芯片、基于DSP或FPGA等通用芯片。论文主体： 1.并行处理结构:抽取滤波器模块通过多相滤波器结构降低采样率和实现低通滤波。 图2 DDC并行处理结构

用fpga实现数字下变频

用FPGA实现数字下变频 杨力生，谭晓衡，杨士中 (重庆大学通信工程学院，重庆 400044) 摘要：在接收信号的数字化、软化的实现中，数字下变频起着重要的作用。本文首先介绍了数字下变频的组成结构，然后详细分析了数字下变频的工作原理，描述了在实现数字下变频时，设计方案所采用的高效滤波器——CIC滤波器和多相抽取滤波器的结构和原理。最后，用通过Simulink对数字下变频的性能进行了仿真。在仿真的基础上使用Insight公司的FPGA开发系统，用测试电路实测了数字下变频的性能。 关键词：数字下变频器；FPGA；CIC数字滤波器；多相滤波器 Realize Digital Downconversion by FPGA YANG Li-sheng, TAN Xiao-heng, YANG Shi-zhong (Communication Engineering School, Chongqing University, Chongqing400044, China) Abstract: Digital downcoversion plays a key role in the digitized and software-oriented process of the received signal. First, the architecture of the digital downconvertor (DDC) is introduced.Then the operational principle of DDC is analysed.At the same time, the efficient structure of digital filter is described in which DDC is adopted.Finally, the performance simulation results of the DDC is given by Simulink, and on this base,the perfomance of DDC is tested with the FPGA devoloping system of Insight corp. Keywords:Digital downcovertor; FPGA;CIC digital filter;Polyphase filter 一、序言 在数字接收机中，数字下变频器（DDC）一般执行信道的访问功能。DDC接收经过高速采样的中频信号，将所需的频带下变为基带。现代基站收发器为了支持多载波环境或实现下变频，以便将很多窄带信道组合成一个宽带的数字信号，常常需要大量的DDC。DDC通常位于信号处理链的前端，靠近A/D,一般要求DDC 支持100 MSPS以上的采样率。 数字下变频由数字振荡器、数字乘法器、数字滤波器三部分组成,其组成的系统框图如图1所示。

基于AD6620的数字下变频(DDC)的频率变换器.

基于AD6620的数字下变频(DDC)的频率 变换器 O引言AD6620是一个宽带中频到基带的解调器。它的内部信号处理单元由四个串联单元组成。分别为频率变换单元、二阶固定系数梳状滤波抽取滤波器(CIC2)单元、五阶固定系数梳状滤波抽取滤波器(CIC5)单元和一个系数可编程的RAM 系数抽取滤波器(RCF)单元。通过串行微处理器接口可以完成对芯片的编程和控制。AD6620具有16位线性比特补码输入(另加3bit指数输入)，其单信道实数输入模式的最大输入数据速率可高达67Msps，双信道实数输入模式与 O 引言 AD6620是一个宽带中频到基带的解调器。它的内部信号处理单元由四个串联单元组成。分别为频率变换单元、二阶固定系数梳状滤波抽取滤波器(CIC2)单元、五阶固定系数梳状滤波抽取滤波器(CIC5)单元和一个系数可编程的RAM系数抽取滤波器(RCF)单元。通过串行微处理器接口可以完成对芯片的编程和控制。 AD6620具有16位线性比特补码输入(另加3bit指数输入)，其单信道实数输入模式的最大输入数据速率可高达67 Msps，双信道实数输入模式与单信道复数 输入模式的最大输入数据速率高达33.5 Msps。同时，AD6620还具有可编程抽取FIR滤波器与增益控制功能，抽取率在2～163 84之间可编程;输出具有并行、串行两种输出模式，并行模式为16比特补码输出。 1 频率变换器的原理及配置 实现数字下变频(DDC)的频率变换器通常由两个16 bit乘法器和32 bit的数控振频器(NCO)组成。数控振荡器产生的本振信号频率的分辨率可达 ，并可产生 的本振信号。NCO利用数字频率合成器(DDS)，并由频率控制字寄存器、相位控制字寄存器、相位累加器和正弦查找表组成，可以灵活地控制本振信号的振荡频率和初始相位。这一级单元可完成对输入信号从射频(IF)到基带的频率搬移。

一种基于FPGA的数字下变频方法

*收稿日期:2006-09-11 文章编号:1008-8652(2007)02-84-06一种基于FPGA 的数字下变频方法 涂维政 刘书明 (西安电子科技大学 西安 710071) =摘要> 提出用FPGA 器件实现一个完整的数字下变频系统的方法,给出VerilogH DL 语言 的描述,实现高效的运算结构,减小了运算量,提高了系统性能。本系统已经在某型气象雷达的数字接收系统中得到采用,参数得到验证,性能优良。 关键词:FPGA ;VerilogH DL;欠采样技术;数字下变频;多抽样率系统 中图分类号:T N74211 文献标识码:A A Method of Digital Down Converting Based on FPGA T u Weizheng Liu Shuming (X idian Univ ersity ,X i .an,710071) Abstract :A method of using FPGA device to realize dig ital dow n converting system is presented,and the descr iptio n of Verilog H DL language is g iv en so that the hig h efficiency operational structure is fu-l filled,and the oper and is reduced and the system perform ance is enhanced.T his m ethod has been adopted in the digital receiving subsy stem of a certain m eteoro logical radar,and the specificatio ns are verified and the perfo rmance is perfect. Keywords :FPGA;Verilog H DL;under sampling techno log y;digital dow n converter;multiple sam -pling rate system 随着数字技术的飞速进步和发展,FPGA 器件因其高速、可编程、模块化的特点而被大量采用。同时,诸如数字下变频等一系列新的数字信号处理方法的提出,为降低系统成本提供了可能,相关的多抽样率系统理论,更是大大的降低了数字系统的运算量,明显的提升了系统性能。 本文论述数字下变频技术的一种FPGA 实现方法,用比较低的系统成本,实现比较高的谱分辨率的数字接收系统,完成对气象信号的有效处理。实际的系统选用48M H z 时钟对60MH z 的雷达中频信号采样,然后经过FPGA 的数字下变频及其滤波处理,得到信号的包络和相位信息。 1 欠采样技术 为了降低对ADC 器件的要求,对于低通、带通信号,可以用带通信号的采样方法,在低于奈奎斯特采样率时进行数模转换:只要采样率不低于两倍信号带宽f h -f l ,时域的采样就不会导致信号频谱的混叠,如公式(1)所示: 2f h N +1[f S [2f l N (1)其中,N 为自然数,且1[N [f l f h -f l 。84

示波器的DDC(数字下变频)技术详解

示波器的DDC（数字下变频）技术详解 如今随着电子产品设计的日趋复杂，DDC介绍R&S示波器硬件实现的DDC3.1 I/Q解调中的DDC3.2 频谱分析中的DDC 示波器频谱分析功能一般采用FFT（Fast Fourier Transformation）即快速傅里叶变换。传统数字示波器的频谱分析原理框图如图13所示。 图13 传统数字示波器频谱分析框图 模拟信号经过ADC后变成数字信号，之后选择不同的窗函数进行加窗处理，最后直接做FFT将信号变换到频域。通过该种处理方式得到的频谱范围为0Hz至最大频率（通常数值上等于ADC采样率的一半），例如ADC采样率为5GSa/s，那么FFT得到的频谱范围为0Hz至2.5GHz。如果要观测某一段的频谱，则通过软件显示放大（Zoom）的方式将频谱放大显示到该频段。这种传统示波器频谱分析方式的好处在于，所有处理过程采用软件计算，且算法简单，因此便于实现。但如果追求更快的实时频谱测量或者更高精度的频谱分析，这种传统的处理方式就会显得非常困难。由于采用全软件的处理方式以及一直是对整个频率范围（0Hz至最大频率）做计算，因此处理速度会很慢，无法做到实时或者准实时的频谱分析。另外在示波器设置方面也会很复杂，需要不断的调整时域参数（如时基、采样率等）来满足需要的频域参数设置。最重要的是，受到示波器存储深度的限制，并且通常使用的FFT点数只有几K，因此频率分辨率即最小能区分的频率大小会非常有限，通常情况下很难达到一个理想的频率分辨率。 一般来讲，频率分辨率有两种解释。一种解释是，表示在FFT中，两个相邻频率点间的最小频率间隔，如公式(5)所示：?f = fs / N = 1 / t (5) 其中，?f表示频率分辨率，fs表示ADC采样频率，N表示FFT的计算点数，t表示采集信号的时间长度，也就是捕获时间。可以看出，信号采集时间t越长，频率分辨率?f越小，也就是频率分辨力就越好。 第二种解释是，频率分辨率可以用分辨率带宽（RBW）来表示。RBW定义为窗函数主瓣3dB带宽，如图14所示：

数字中频的基本原理和FPGA的实现

数字中频的基本原理和FPGA 的实现 1．基本原理 数字中频主要分两部分，数字上变频（DUC ）和数字下变频(DDC)。它们的主要功能是相反，但原理和实现的方法是十分相似。在R8905项目中由于采用了零中频技术，数字上变频和下变频有一些差别，数字上变频没有了NCO 模块。另外为了降低输出信号的峰均比又加入了削峰模块CFR,而CGC 模块的引入则是补偿削峰所引起的功率损失。 图1 数字上变频模块框图 在数字下变频中RSSI 模块是信号的功率检测模块，它配合AGC 电路将信号的输出功率稳定在一定范围内。 图2 数字下变频模块框图 在DDC 和DUC 中主要使用3种滤波器分别是RRC,HB 和CIC ，它们个自有个自的特点。 RRC 滤波器一般来讲阶数比较多，多用于低频处。由于它的阶数比较多，所以可以得到比较锐利的带通特性，但它所用的乘法器比较多。CIC 滤波器不需要乘法器，但它的带内不是很平坦，适合用在高频处。而HB 滤波器的特性正好在它们之间，它有约一半的系数是0可以讲乘法器的个数减少一半。 削峰模块CFR 实际上也是一组滤波器，它的功能是将CDMA 信号中的峰值信号减小一些，以减小输出信号的峰均比，使射频功率放大器的效率更高。削峰的模块框图如图3

图3 单级削峰示意图 削峰的原理是这样的一个复信号(I,Q)如果它的模大于某个门限，就将其减去这个门限得到一个复信号(dI,dQ),否则(dI,dQ)＝(0,0)。将(dI,dQ)送到fir滤波器中，fir滤波器是一个低通滤波器将峰值限定在一定的带宽内，防止影响临道。将原信号(I,Q)减去滤波后的信号(fir_i,fir_q)就得到了削峰的值。如果有必要这这样的削峰可以连续做几次，在R8905设计中削峰用了两次。 2．滤波器的设计 由于在滤波的同时还有内插和抽取，所以充分利用这一特性可以减少FPGA使用的资源。 另外滤波器的系数一般都是对称的，可以将头和尾的数相加再乘滤波器的系数，这样可以大大减少乘法器的使用。以R8905中的上变频RRC为例来说明： 设a(n)为RRC滤波器的系数而x(n)为3.84M输入数据则考虑了内插后的滤波器的数学表达式为 y=a(0)*x(n)+a(1)*0+a(2)*x(n-1)+.........+a(n-1)*0+a(0)*x(0) =a(0)*(x(n)+x(0)) +a(2)*( x(n-1)+x(1))...... 其FPGA实现的逻辑框图如下

自适应波束形成技术简介

自适应波束形成技术简介 摘要:介绍了自适应波束抗干扰技术的发展历程,以及各种自适应波束形成算法的原理和特点,讨论了自适应波束抗干扰技术的应用情况,探讨了该技术在工程应用上面临的主要问题以及解决途径和方法。 1引言 随着电子干扰理论与技术的迅速发展,电子干扰对雷达构成了严重的威胁。天线相当于空间滤波器,是雷达抗干扰的第一道防线,天线抗干扰技术主要有低副瓣和超低副瓣、副瓣匿影、自适应副瓣对消、自适应阵列系统、波束控制、天线覆盖和扫描控制等。传统的雷达天线具有固定的波束方向,不能在抵消干扰的同时自动跟踪期望信号的来向,无法适应未来复杂电磁环境下工作的需要。自适应阵列天线技术作为一个新的理念,是利用算法对天线的波束实现自适应的控制。自适应阵列天线抗干扰就是在保证期望信号大增益接收的前提下,自适应地使天线的方向图零陷对准干扰的方向,从而抑制掉干扰或者降低干扰信号的强度。 最初,自适应阵列天线技术主要用于雷达、声纳、军事抗干扰通信等领域,完成空间滤波和定位等。近年来,随着移动通信及现代数字信号处理技术的迅速发展,利用数字技术在基带形成天线波束成为可能。天线系统的可靠性与灵活程度得到了大大的提高。自适应阵列天线技术在雷达中有以下的应用潜力: (1)抗衰落,减少多径效应 电波在传播过程中经过反射、折射及散射等多种途径到达接收端。随着目标移动及环境变化,信号瞬时值及延迟失真变化非常迅速且不规则,造成信号多径衰落。采用自适应阵列天线控制接收方向,天线自适应地在目标方向形成主波束,并对接收到的信号进行自适应加权处理,使有用接收信号的增益最大,其它方向的增益最小,从而减少信号衰落的影响。

(2)抗干扰能力强 利用自适应阵列天线,借助有用信号和干扰信号在入射角度上的差异,选择恰当的合并权值,形成正确的天线接收模式,即:将主瓣对准有用信号,零陷和低增益副瓣对准主要的干扰信号,从而可更有效地抑制干扰。其中零陷所带来的干扰消除叫做主动抑制,旁瓣对消干扰叫做被动抑制。抗干扰应用的实质是空间域滤波。自适应阵列天线波束具有方向性,可区别不同入射角的无线电波,可调整控制天线阵单元的激励“权值”,其调整方式与具有时域滤波特性的自适应均衡器类似,可以自适应电波传播环境的变化,优化天线阵列方向图,将其“零点”自动对准干扰方向,大大提高阵列的输出信噪比,提高系统可靠性。 (3)增加系统容量 自适应阵列天线波束变窄,提高了天线增益及C/I指标,减少了雷达系统的同频干扰,降低了频率复用系数,可提高频谱利用效率。采用自适应阵列天线是解决复杂电磁环境、多目标容量难题的既经济又高效的方案,可在不影响甚至提高接收质量的情况下,大幅提高雷达的工作容量。采用自适应阵列天线,雷达的C/I和SINR指标大大提高,同时对单个或多个目标的覆盖定向能力增强,可使雷达的探测区域大大增加。 2自适应波束形成技术的发展 自适应阵列天线的研究可以追溯到20世纪60年代,其中最具代表性的工作包括Adams提出的基于SNR输出的自适应处理器以及Widrow提出的宽带和窄带自适应阵列结构。近年来,随着研究的不断深入,其基本理论日趋成熟,出现了大量的自适应波束形成算法 适应波束形成通过不同的准则来确定自适应权,并利用不同的自适应算法来实现。主要的准则有:最小均方误差(MSE)准则;最大信噪比(SNR)准则;最大似然比(LH)准则;最小噪声方差(NV)准则等。Monzingo和Miler在他们的专著中阐述了理想情况下这4种准则是等价的。不管选择什么样的准则,都是要采用一定的算法调整阵波束方向图,从而实现自适应控制。 法的分类有几种,按照算法的实现可以分为开环算法和闭环算法。早期主要注重于闭环算法的研究,主要的闭环算法有最小均方(LMS)算法、差分最陡下降(DSD)算法、加速梯度(AG)算法以及它们的变形算法。闭环算法简单、性能可靠,不需数据存储。但其主要缺点是收敛于最佳权的响应时间取决于数据特征值分布,在某些干扰分布情况下,算法收敛速度较慢,从而大大限制了它的应用场合。因此,近20年来,人们把兴趣更多集中在开环算法研究上。REED等人最早提出了著名的开环算法:直接求逆(DMI或SMI)法。DMI法通过直接干扰方差矩阵的逆来求解