寄存器的作用有哪些
寄存器的作用有哪些?
寄存器用途
1.可将寄存器内的数据执行算术及逻辑运算；
2.存于寄存器内的地址可用来指向内存的某个位置，即寻址；
3.可以用来读写数据到电脑的周边设备。
AX 累加器，得名原因是最初常使用ADD AX，n这样的指令
CX 计数器，得名原因是最常使用CX的值作为重复操作的次数
BX 常用作地址寄存器，如MOV AX,[BX]，把BX所指地址中的数取到AX中去
DX 通用寄存器
都是16位寄存器
E前缀是他们的32位版本
他们的地位都是平等的，也不仅限于规定的作用，很多时候可以通用，爱用哪个用哪个。
今天看了几个关于cpu寄存器一些帖子，感觉上他们所说的好象没有说明cpu寄存器的作用。我从我现在所了解的知识，与大家讲一讲，共同学习一下吧。先讲CPU的一些分类。
第一，从cpu的种类来分寄存器来分的话。有Motorola 68x00、Intel IA-32、SUN Sparc、Vax和IB M-370等，不同种类的cpu，都有与其对应的寄存方法与方式。对我们来说，一般都x86的，即我常说的英特尔公司与AMD公司生产的cpu，这可能占世界上个人PC的90%多吧。
第二，从这一条起，我们所讲的寄存器都是以x86为基础的，那么这种CPU内，寄存器可分为以下几种。其一，是EAX、EBX、ECX、EDX等通用寄存器。其二呢，是CS、SS、ES等段寄存器。其三呢，是EIP，也称为指令指针。其四呢，EFLAGS寄存器，俗称为标志寄存器。其五，浮点单元，这里面之所以只浮点单元，是因为在它里面还有一些小的寄存分类，主要是数学上的浮点上的计算。其六呢，MMX
指令使用的8个64位寄存器。其七呢，单指令、多数据操作（SIMD,single-instruction,multiple-data）使用的8个128位XMM寄存器。
以上是CPU的一些分类的常用知识，其中，对我们大多数人来讲，需要了解与知道的是x86这类的，也就是我们所说的IA-32系列CPU。也许有人会说AMD的CPU，这不用担心，它是兼容INTEL的，这不用我们担心的事情，那么我们主要了解的是IA-32这一类的结构，这些方面需要我们花一些时间去了解。如果我们只是需要一般的编程的话，我们了解上面这些就可以了。因为在C/C++、Java、Perl等这些编程的话，寄存器的使用一般不需要。但是如果进行汇编语言编程的话，那我们还需要对更加深入的了解。好了，下面我开始讲解一些与汇编语言编程有关寄存器的作用与结构粗陋地讲解一些，不过先要说明一些，我对这些不是很精通，我也只是一般的了解，如果大家深入的学习的话，我介绍二本书给大家。不过很难买到，只要大家用心去买，还是可以买到的，第一本是《Intel汇编语言程序设计》，我买的是第四版。第二本是Intel微系统结构与汇编语言，具体的名字我记不清，是一本厚的书。它是第一本的基础，但是它显得有点旧，但是它286开始介绍的。很值得去看看。如果说仅仅用一个帖子把寄存器的作用与使用说明，我则只能说我不行，但是从它的一般的使用与了解的话，我想也只是几句话而已。
从结构上看CPU的寄存器，它实际上是CPU的一部分。这包括后来，也是现在所流行的64位双核CPU，都是如此。从内存的使用角度上来讲的话，CPU的寄存器，它是内存的一部分，但是从快速的角度上来，寄存器它似乎不存在着地址的问题，因为是它是CPU的操作的最近的一部分，也是CPU执行时第一个要访问的第一个地方，但是它作用是存储用的。只是存储的内容不一定是指令，还有可能是地址，或者说是一些标志。这都是有可能的。
说上二句所谓的题外话，CPU的寄存器，从最基本上来讲，它只是一个个容器而已。那么依据它的
分类，可分为通用寄存器，从通用上来讲，它所存储的东西，只要它的容积所容许的话，什么都是可以存储的，而段寄存器呢，它所存储的只能是地址，它的作用是从寻址上可以体现出来，而标志寄存器呢，那么所存储的是与CPU的每一个执行的指令有关。是关系到CPU每一个指令的执行相关内容与特殊的关联，即CPU所执行的指令是否违规，它的指令是否有进位，它的指令是否有溢出，都是在标志寄存器中能表现与表达出来。所有这些细则，只有通过学习后才能知道的。
好了，我只能说这些了，如果有说错的地方，还高人指出，加以指正与批评，谢谢。
专用寄存器的作用
16位CPU内部有一个16位的标志寄存器，它包含9个标志位。这些标志位主要用来反映处理器的状态和运算结果的某些特征。各标志位在标志寄存器内的分布如图2.2所示。
1514131211109876543210
OFDFIFTFSFZF AF PF CF
31 (17161514131211109876543210)
……VMRF NTIOPLOF DFIFTFSFZF AFPFCF
图2.2 16位/32位标志寄存器的示意图
上面9个标志位可分为二组：运算结果标志位和状态控制标志位。前者受算术运算和逻辑运算结果的影响，
后者受一些控制指令执行的影响。
更详细的内容标志位的说明。
有些指令的执行会改变标志位，不同的指令会影响不同的标志位，有些指令的执行不改变任何标志位，有些指令的执行会受标志位的影响，也有指令的执行不受其影响。
程序员要想熟练运用这些标志位，就必须掌握每个标志位的含义、每条指令的执行条件和执行结果对标志
位的作用。
注意：虽然知道每个标志位在标志寄存器内的具体位置是有好处的，但通常情况下，没有这个必要。在使用第5.2.9节中的“条件转移指令”时，系统会自动引用相应标志位的值来决定是否需要“转移”的，所以，
不必过分强调标志位在标志寄存器内的具体位置。
寄存器(register)
寄存器 Scope of register: 寄存器是CPU内部用来存放数据的一些小型存储区域，用来暂时存放参与运算的数据和运算结果。其实寄存器就是一种常用的时序逻辑电路，但这种时序逻辑电路只包含存储电路。寄存器的存储电路是由锁存器或触发器构成的，因为一个锁存器或触发器能存储1位二进制数，所以由N个锁存器或触发器可以构成N位寄存器。寄存器是中央处理器内的组成部份。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，包含的寄存器有累加器(ACC)。 1、寄存器- 特点及原理 寄存器又分为内部寄存器与外部寄存器，所谓内部寄存器，其实也是一些小的存储单元，也能存储数据。但同存储器相比，寄存器又有自己独有的特点： ①寄存器位于CPU内部，数量很少，仅十四个； ②寄存器所能存储的数据不一定是8bit，有一些寄存器可以存储16bit数据，对于386/486处理器中的一些寄存器则能存储32bit数据； ③每个内部寄存器都有一个名字，而没有类似存储器的地址编号。 寄存器的功能十分重要，CPU对存储器中的数据进行处理时，往往先把数据取到内部寄存器中，而后再作处理。外部寄存器是计算机中其它一些部件上用于暂存数据的寄存器，它与CPU之间通过“端口”交换数据，外部寄存器具有寄存器和内存储器双重特点。有些时候我们常把外部寄存器就称为“端口”，这种说法不太严格，但经常这样说。 外部寄存器虽然也用于存放数据，但是它保存的数据具有特殊的用途。某些寄存器中各个位的0、1状态反映了外部设备的工作状态或方式；还有一些寄存器中的各个位可对外部设备进行控制；也有一些端口作为CPU同外部设备交换数据的通路。所以说，端口是CPU和外设间的联系桥梁。CPU对端口（Ports）的访问也是依据端口的“编号”（地址），这一点又和访问存储器一样。不过考虑到机器所联接的外设数量并不多，所以在设计机器的时候仅安排了1024个端口
寄存器简单理解
GPIOB_BASE是一个地址，这个地址是GPIOB一系列寄存器的首地址，后面地址依次是GPIOB 的寄存器，将这个地址转换为结构体形式，并将后面寄存器按顺序定义在结构体里面，这样访问寄存器就可以通过引用结构体的形式了而不必书写寄存器的地址来访问寄存器。 寄存器用途： 1.可将寄存器内的数据执行算术及逻辑运算； 2.存于寄存器内的地址可用来指向内存的某个位置，即寻址； 3.可以用来读写数据到电脑的周边设备。 AX 累加器，得名原因是最初常使用ADD AX，n这样的指令 CX 计数器，得名原因是最常使用CX的值作为重复操作的次数 BX 常用作地址寄存器，如MOV AX,[BX]，把BX所指地址中的数取到AX中去 DX 通用寄存器 所讲的寄存器都是以x86为基础的，那么这种CPU内，寄存器可分为以下几种： 1.EAX、EBX、ECX、EDX等通用寄存器——从通用上来讲，它所存储的东西，只要它的容积所容许的话，什么都是可以存储的； 2.CS、SS、ES等段寄存器——它所存储的只能是地址，它的作用是从寻址上可以体现出来； 3.EIP，也称为指令指针 4.EFLAGS寄存器，俗称为标志寄存器——所存储的是与CPU的每一个执行的指令有关。是关系到CPU每一个指令的执行相关内容与特殊的关联，即CPU所执行的指令是否违规，它的指令是否有进位，它的指令是否有溢出，都是在标志寄存器中能表现与表达出来； 5.浮点单元，这里面之所以只浮点单元，是因为在它里面还有一些小的寄存分类，主要是数学上的浮点上的计算 6.MMX指令使用的8个64位寄存器 7.单指令、多数据操作（SIMD,single-instruction,multiple-data）使用的8个128位XMM寄存器
ARM寄存器详解
ARM 处理器有二十七个寄存器，其中一些是在一定条件下使用的，所以一次只能使用十六 个。 R0~R7：是通用寄存器并可以用做任何目的。 R8~R12：是通用寄存器，但是在切换到FIQ模式的时候，使用它们的影子(shadow)寄存器。 R13：被称为栈指针寄存器，常用来保存栈指针。 R14：链接寄存器，常用来保存函数返回地址 R15：是程序指针PC CPSR：（Current Program Status Register）当前程序状态寄存器，CPSR 寄存期保存当前程序运行的状态。 0 0 0 0 0 User26 模式 0 0 0 0 1 FIQ26 模式 0 0 0 1 0 IRQ26 模式 0 0 0 1 1 SVC26 模式 1 0 0 0 0 User 模式 1 0 0 0 1 FIQ 模式 1 0 0 1 0 IRQ 模式 1 0 0 1 1 SVC 模式 1 0 1 1 1 ABT 模式 1 1 0 1 1 UND 模式
ARM寻址方式 1．立即数寻址 ARM 指令的立即数寻址是一种特殊的寻址方式，操作数本身就在指令中给出，只要取出指令也就取到了操作数。这个操作数被称为立即数。ADD R0，R0，＃1 ；R0←R0 + 1 ADD R0，R0，＃0x3A ；R0←R0 + 0x3A 在以上 2 条指令中，第2个源操作数即为立即数，实际使用时以“＃”符
号为前缀。 2．寄存器寻址 寄存器寻址就是利用寄存器中的数值作为操作数，这种寻址方式是各类微处理器经常采 用的一种方式，也是一种执行效率较高的寻址方式。如以下的指令。 ADD R0，R1，R2 ；R0←R1 + R2 该指令的执行效果是将寄存器R1和R2的内容相加，其结果存放在寄存器R0中。 3．寄存器间接寻址 寄存器间接寻址就是以寄存器中的值作为操作数的地址，而操作数本身存放在存储器 中。例如以下指令。 ADD R0，R1，[R2] ；R0←R1 + [R2] LDR R0，[R1] ；R0←[R1] 在第1 条指令中，以寄存器R2 的内容作为操作数的地址，然后与R1相加，其结果存入 寄存器R0中。 第2条指令将以 R1 的值为地址的存储器中的内容送到寄存器R0中。 4．基址变址寻址 基址变址的寻址方式就是将寄存器（该寄存器一般称作基址寄存器）的内容与指令中给 出的地址偏移量相加，从而得到一个操作数的有效地址。如下面的几条指令所示。 LDR R0，[R1，＃0x0A] ；R0←[R1 + 0x0A] LDR R0，[R1，＃0x0A]！；R0←[R1 + 0x0A]、R1←R1 + 0x0A 在第1条指令中，将寄存器R1 的内容加上0x3A 形成操作数的有效地址，将该地址处的 操作数送到寄存器R0中。 在第2条指令中，将寄存器R1的内容加上0x0A形成操作数的有效地址，从而取得操作数存入寄存器R0中，然后，R1的内容自增0x0A个字节。 5．多寄存器寻址 采用多寄存器寻址方式，一条指令可以完成多个寄存器值的传送。这种寻址方式可以用 一条指令完成传送最多 16 个通用寄存器的值。比如下面的指令。LDMIA R0，{R1，R2，R3，R4} ；R1←[R0] ；R2←[R0 + 4]
实验二 通用寄存器实验
实验二通用寄存器实验 一、实验目的 1.熟悉通用寄存器的数据通路。 2.了解通用寄存器的构成和运用。 二、实验要求 掌握通用寄存器R3~R0的读写操作。 三、实验原理 实验中所用的通用寄存器数据通路如下图所示。由四片8位字长的74LS574组成R1 R0（CX）、R3 R2（DX）通用寄存器组。图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通控制。RWR为寄存器数据写入使能，DI、OP为目的寄存器写选通。DRCK信号为寄存器组打入脉冲，上升沿有效。准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据总线相连。 图2-3-3 通用寄存器数据通路
四、实验内容 1. 实验连线 K23~K0置“1”，灭M23~M0控位显示灯。然后按下表要求“搭接”部件控制电路。 连线 信号孔 接入孔 作用 有效电平 1 DRCK CLOCK 单元手动实验状态的时钟来源 上升沿打入 2 X2 K10(M10) 源部件译码输入端X2 三八译码 八中选一 低电平有效 3 X1 K9(M9) 源部件译码输入端X1 4 X0 K8(M8) 源部件译码输入端X0 5 XP K7(M7) 源部件奇偶标志：0=偶寻址，1=奇寻址 6 SI K20(M20) 源寄存器地址：0=CX ，1=DX 7 RWR K18(M18) 通用寄存器写使能 低电平有效 8 DI K17(M17) 目标寄存器地址：0=CX ，1=DX 9 OP K16(M16) 目标部件奇偶标志：0=偶寻址，1=奇寻址 2. 寄存器的读写操作 ① 目的通路 当RWR=0时，由DI 、OP 编码产生目的寄存器地址，详见下表。 通用寄存器“手动／搭接”目的编码 目标使能 通用寄存器目的编址 功能说明 RW(K18) DI(K17) OP(K16) T 0 0 0 ↑ R0写 0 0 1 ↑ R1写 0 1 0 ↑ R2写 0 1 1 ↑ R3写 ② 通用寄存器的写入 通过“I/O 输入输出单元”向R0、R1寄存器分别置数27h 、37h ，操作步骤如下： 通过“I/O 输入输出单元”向R2、R3寄存器分别置数47h 、57h ，操作步骤如下： ③ 源通路 当X2~X0=001时，由SI 、XP 编码产生源寄存器，详见下表。 通用寄存器“手动／搭接”源编码 置数 I/O=XX01h 数据来源 I/O 单元 寄存器 R0=01h K10~K7=1000 按【单拍】按钮 置数 I/O=XX11h 寄存器 R1=11h 按【单拍】按钮 K18~K16=000 K18~K16=001 置数 I/O=XX21h 数据来源 I/O 单元 寄存器 R2=21h K10~K7=1000 按【单拍】按钮 置数 I/O=XX31h 寄存器 R3=31h 按【单拍】按钮 K18~K16=010 K18~K16=011
《计算机组成原理》典型例题讲解
分析设计计算： 1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明图中四个寄存器的名称。 （2） 简述指令从主存取到控制器的数据通路。 （3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图1 解： （1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器， d 为程序计数器PC 。 （2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。 （3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC 存贮器写 ：AC →缓冲寄存器DR →M 2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。假设此RAM 芯片有/CS 和/WE 信号控制端。CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。 由此可得存储器方案要点如下： （1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。 片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15； （2） 译码使用2 ：4 译码器； （3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效） 时，译码器工作。
arm通用寄存器及其别名
AMR寄存器的别名+ APCS 默认情况下，arm处理器中的通用寄存器被称为：r0、r1...r14等，在APCS中为arm通用寄存器定义了别名。 在某些情况下（比如多人协作编辑汇编代码，或需要修改其它人所写的汇编代码时），使用APCS所定义的别名有助于提高代码的可读性和兼容性。 arm通用寄存器及其别名对照表：
The following register names are predeclared： r0-r15 and R0-R15 a1-a4 (argument, result, or scratch registers, synonyms for r0 to r3) v1-v8 (variable registers, r4 to r11) sb and SB (static base, r9) ip and IP (intra-procedure-call scratch register, r12) sp and SP (stack pointer, r13) lr and LR (link register, r14) pc and PC (program counter, r15). arm中r12的用途 原文作者在维护1个以前的程序，该程序包括应用、库文件以及linux device driver。该程序原来使用arm-linux-gcc 3.4.3编译，现在改用arm-linux-gcc 4.1.1进行编译时发现程序无法运行。 经原文作者测试，发现当使用shared library形式编译程序后无法运行，而使用static linking形式编译程序后可正常运行。
寄存器与7种寻址方式
一、寄存器 总共有14个16位寄存器,8个8位寄存器 通用寄存器: 数据寄存器: AH(8位) AL(8位) AX(16位) (AX和AL又称累加器) BH(8位) BL(8位) BX(16位) (BX又称基址寄存器,唯一作为存储器指针使用寄存器) CH(8位) CL(8位) CX(16位) (CX用于字符串操作，控制循环的次数,CL 用于移位) DH(8位) DL(8位) DX(16位) (DX一般用来做32位的乘除法时存放被除数或者保留余数) 指针寄存器: SP 堆栈指针(存放栈顶地址) BP 基址指针(存放堆栈基址偏移) 变址寄存器:主要用于存放某个存储单元地址的偏移,或某组存储单元开始地址的偏移, 即作为存储器(短)指针使用。作为通用寄存器,它们可以保存16位算术逻辑运算中的操 作数和运算结果,有时运算结果就是需要的存储单元地址的偏移. SI 源地址(源变址寄存器) DI 目的地址(目的变址寄存器) 控制寄存器: IP 指令指针 FLAG 标志寄存器 ①进位标志CF，记录运算时最高有效位产生的进位值。
②符号标志SF，记录运算结果的符号。结果为负时置1，否则置0。 ③零标志ZF，运算结果为0时ZF位置1，否则置0。 ④溢出标志OF，在运算过程中，如操作数超出了机器可表示数的范围称为溢出。溢出时OF位置1，否则置0。 ⑤辅助进位标志AF，记录运算时第3位（半个字节）产生的进位值。 ⑥奇偶标志PF，用来为机器中传送信息时可能产生的代码出错情况提供检验条件。当结果操作数中1的个数为偶数时置1，否则置0。 段寄存器 CS 代码段IP DS 数据段 SS 堆栈段SP BP ES 附加段 二、七种寻址方式: 1、立即寻址方式: 操作数就包含在指令中。作为指令的一部分，跟在操作码后存放在代码段。 这种操作数成为立即数。立即数可以是8位的，也可以是16位的。 例如: 指令: MOV AX,1234H 则: AX = 1234H 2、寄存器寻址方式: 操作数在CPU内部的寄存器中，指令指定寄存器号。 对于16位操作数，寄存器可以是:AX、BX、CX、DX、SI、DI、SP和BP等。对于8位操作数，寄存器可以是AL 、AH、BL、BH、CL、CH、DL、DH。 这种寻址方式由于操作数就在寄存器中,不需要访问存储器来取得操作数 因而可以取得较高的运算数度。
32位PowerPC构架通用寄存器分析及总结一
32位PowerPC构架通用寄存器分析及总结一 第一部分 32位 PowerPC构架下寄存器概述 32 位PowerPC构架寄存器模型可以分成三个类级别：UISA，VEA，OEA，我们根据这三个级别把PowerPC所使用的所有寄存器分为三类： 第一类：用户指令集构架（UISA-User Instruction Set Architecture）下所使用的寄存器；第二类：虚拟环境构架（VEA-Virtual Environment Architecture）下所使用的寄存器；第三类：操作系统环境（OEA-Operating Environment Architecture）下所使用的寄存器；PowerPC指令集构架为所有的算术逻辑运算指令定义了“寄存器到寄存器”格式的指令，这些指令的操作数来自或者来自于寄存器，或者来自于指令中的立即数。而对于“三寄存器”格式的指令，PowerPC指令集定义其中一个寄存器用来存目的操作数，另外两个寄存器用来存放源操作数。这样的话，存放源操作数的寄存器还可以被其它指令使用，从而减少了某些操作的指令数目。并且对于访问寄存器，PowerPC构架定义了明确的load和store访存指令（这是RISC指令集的典型特点）。 备注：寄存器中的保留位允许软件写任何值（其实就是0或者1），但是读出来的值，未必是我们写出来的值。它的值依赖于具体的执行系统。 接下来，我们分别来介绍这三类寄存器。 第二部分 UISA寄存器集合 用户模式下的寄存器可以被所有的用户级软件和特权级软件所使用，它包含以下的寄存器：32个通用寄存器GPRs（General-purpose registers）：GPR0-GPR31； 32个浮点寄存器FRPs（Floating-point registers）：FPR0-FPR31； 1个条件寄存器：CR（Condition register）； 1个XER寄存器； 1个LR（Link register）寄存器； 1个CTR（Count register）寄存器； 1个浮点状态控制寄存器：FPSCR（Floating-point status and control register）； 备注：不管是单精度数还是双精度数，在浮点寄存器中都是以双精度格式存储。 示意图如下：
ARM处理器共有37个寄存器其中包括.
ARM处理器共有37个寄存器。其中包括： **31个通用寄存器，包括程序计数器（PC）在内。这些寄存器都是32位寄存器。 **6个状态寄存器。这些寄存器都是32位寄存器。 ARM处理器共有7种不同的处理器模式，每一种模式中都有一组相应的寄存器组。在任何时刻，可见的寄存器包括15个通用寄存器（R0-R14）,一个或两个状态寄存器及程序计数器（PC）。在所有的寄存器中，有些是各模式公用一个物理寄存器，有一些寄存器各模式拥有自己独立的物理寄存器。 **************************************************** 通用寄存器 ***************************************************8 通用寄存器分为以下三类：备份寄存器、未备份寄存器、程序计数器PC 未备份寄存器 未备份寄存器包括R0-R7。对于每一个未备份寄存器来说，所有处理器模式下都是使用同一个物理寄存器。未备份寄存器没有被系统用于特别的用途，任何可采用通用寄存器的场合都可以使用未备份寄存器。 备份寄存器 对于R8-R12备份寄存器来说，每个寄存器对应两个不同的物理寄存器。系统为将备份寄存器用于任何的特殊用途，但是当中断处理非常简单，仅仅使用R8-R14寄存器时，FIQ处理程序可以不必执行保存和恢复中断现场的指令，从而可以使中断处理非常迅速。 对于R13,R14备份寄存器来说，每个寄存器对应六个不同的物理寄存器，其中的一个是系统模式和用户模式共用的；另外的五个对应于其他的五种处理器模式。采用下面的记号来区分各个物理寄存器： R13_
汇编语言学习笔记之通用寄存器
汇编语言学习笔记之通用寄存器 从昨天开始，正式拉开了学习汇编语言的序幕，对于汇编语言的一些特点以及数据的表示及类型做了一番了解，由于这些东西每一种语言里都要介绍，而且一时半会也真弄不太明白它们的具体使用，也就粗略的看了一下，留待在今后的学习中结合实例加以体会吧。 而通用寄存器应该说是CPU内部重要的数据存储资源，学习汇编语言必须要掌握清它们的功能。因此汇编语言学习的第一篇学习笔记就从通用寄存器开始了。以下内容摘自汇编教程中。 寄存器是CPU内部重要的数据存储资源，是汇编程序员能直接使用的硬件资源之一。由于寄存器的存取速度比内存快，所以，在用汇编语言编写程序时，要尽可能充分利用寄存器的存储功能。 寄存器一般用来保存程序的中间结果，为随后的指令快速提供操作数，从而避免把中间结果存入内存，再读取内存的操作。在高级语言(如：C/C++语言)中，也有定义变量为寄存器类型的，这就是提高寄存器利用率的一种可行的方法。 另外，由于寄存器的个数和容量都有限，不可能把所有中间结果都存储在寄存器中，所以，要对寄存器进行适当的调度。根据指令的要求，如何安排适当的寄存器，避免操作数过多的传送操作是一项细致而又周密的工作。有关“寄存器的分配策略”在后续课程《编译原理》中会有详细的介绍。 由于16位/32位CPU是微机CPU的两个重要代表，所以，在此只介绍它们内部寄存器的名称及其主要功能。 1、16位寄存器组 16位CPU所含有的寄存器有： 4个数据寄存器(AX、BX、CX和DX)， 2个变址和指针寄存器(SI和DI)， 2个指针寄存器(SP和BP) 4个段寄存器(ES、CS、SS和DS)， 1个指令指针寄存器(IP)， 1个标志寄存器(Flags) 2、32位寄存器组 32位CPU除了包含了先前CPU的所有寄存器，并把通用寄存器、指令指针和标志寄存器从16位扩充成32位之外，还增加了2个16位的段寄存器：FS 和GS。 32位CPU所含有的寄存器有： 4个数据寄存器(EAX、EBX、ECX和EDX)， 2个变址和指针寄存器(ESI和EDI)， 2个指针寄存器(ESP和EBP) 6个段寄存器(ES、CS、SS、DS、FS和GS)，
通用寄存器实验报告
6.9 通用寄存器实验报告 一、实验目的: 1、了解通用寄存器组的用途及对CPU的重要性。 2、掌握通用寄存器组的设计方法。 二、实验内容: 1、通用寄存器组的作用 通用寄存器组是CPU的重要组成部分。 （1）从存储器和外部设备（除DMA方式外）取来的数据要放在通用寄存器中； （2）向存储器和外部设备（除DMA方式外）输出的数据从通用寄存器中取出； （3）参加算术运算和逻辑运算的数据从通用寄存器组中取出，同时通用寄存器也是运算结果的暂存地。 （4）通用寄存器组有两个读端口，负责提供进行算术逻辑单元需要的源操作数和目的操作数；有一个写端口，负责将运算结果保存到指定的寄存器内。 2、通用寄存器组功能实现 根据通用寄存器组的功能要求，一个只有四个16位寄存器的通用寄存器组的框图如下图所示： ⑴寄存器部分： 当reset为低电平时，将四个16位寄存器R0-R3复位为0；当寄存器的write和sel
为高电平时，在时钟信号clk的上升沿将D端的输入D[15-0]写入寄存器，然后送到寄存器的输出Q[15-0]。4个寄存器的允许写信号write和外部产生的目的寄存器写信号DRWr 直接相连。每个寄存器还有另一个选择信号sel，它决定哪一个寄存器进行写操作。4个寄存器的选择信号分别和2-4译码器产生的sel00、sel01、sel10、sel11相连。只有当一个寄存器被选中（sel为高电平时），才允许对该寄存器进行写操作。 ⑵ 2-4译码器： 2-4译码器的输入sel[1-0]接DR[1-0],2-4译码器对2位的输入信号sel[1-0]进行2-4译码，产生4个输出sel00、sel01、sel10、sel11，分别送往4个寄存器R0、R1、R2和R3的选择端sel。 ⑶ 4选1多路器 4选1多路选择器1从4个寄存器R0、R1、R2和R3的输出Q[15-0]选择1路送到DR_data[15-0]，给算术逻辑单元提供目的操作数；选择信号sel[1-0]接DR[1-0]。4选1多路选择器2从4个寄存器R0、R1、R2和R3的输出Q[15-0]选择1路送到SR_data[15-0]，给算术逻辑单元提供源操作数；选择信号sel[1-0]接SR[1-0]。 三、实验要求: 1、实验设计目标 设计一个通用寄存器组满足以下要求： （1）通用寄存器组中有4个16位的寄存器。 （2）当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。 （3）通用寄存器组中有1个写入信号，当DRWr=1时，在时钟clk的上升沿将数据总线上的数写入DR[1-0]指定的寄存器。 （4）通用寄存器组中有两个读出端口，一个对应算术逻辑单元的目的操作数DR,另一个对应算术逻辑单元的源操作数SR。DR[1-0]选择目的操作数;SR[1-0]选择源操作数。 （5）设计要求层次设计。底层的设计实体有三个：16位寄存器，具有复位功能和允许写功能；一个2-4译码器，对应寄存器写选择；一个4选1多路开关，负责选择寄存器的读出。顶层设计构成一个完整的通用寄存器组。 2、顶层设计实体的引脚要求 引脚要求对应关系如下： （1）clk对应试验台上的时钟（单脉冲）。 （2）reset对应实验台上的CPU复位信号CPU_RST。 （3）SR[1-0]对应实验台开关SA1，SA0。
实验CPU通用寄存器组 计算机组成原理
实验CPU 通用寄存器组 一、实验目的 （1）了解通用寄存器组的用途及对CPU的重要性。 （2）掌握通用寄存器组的设计方法。 二、实验原理 通用寄存器组是CPU的重要组成部分。从存储器取来的数据要放在通用寄存器中；从外部设备取来的数据除DMA方式外，要放在通用寄存器中。向存储器输出的数据也是从通用寄存器中取出；向外部设备输出的数据除DMA方式外也是从通用寄存器中取出来的。由于从通用寄存器组中取数据比从存储器或者外部设备取数据快得多，因此参加算术运算和逻辑运算的数据一般是从通用寄存器组中取出，它向算术逻辑单元ALU提供了进行算术运算和逻辑运算所需要的两个操作数，同时又是运算结果的暂存地。通用寄存器组内寄存器的数目与CPU性能有关，CPU性能预告，通用寄存器组内的寄存器数目越多。由于算术逻辑运算需要两个操作数，因此通用寄存器组有两个读端口，负责提供进行算术逻辑单元需要的源操作数和目的操作数。通用寄存器组有1个写端口，负责将运算结果保存到指定的寄存器内。根据通用寄存器组的功能要求，一个只有4个16位寄存器的通用寄存器组的框图如下图所示。 在上图所示的电路中，当reset为低电平时，将4个16位寄存器R0~R3复位为0。当寄存器的write和sel为高电平时，在时钟信号clk的上升沿将D端的输入D[15..0]写入寄存器，然后送到寄存器的输出Q[15..0]。4个寄存器的允许写信号write和外部产生的目的寄存器写信号DRWr直接相连。每个寄存器还有另一个选择信号sel，它决定哪一个寄存器进行写操作。4个寄存器的选择信号分别和2-4译码器产生的sel00、sel01、sel10和sel11相连。只有当1个寄存器被选中时，才允许对该寄存器进行写操作。2-4译码器的输入sel[1..0]接DR[1..0]，
寄存器的设计
实验报告 一实验目的 1、初步认识CPU结构，熟悉寄存器的使用方法 2、认识PC运行环境，熟悉PC 指令系统，指令的编码 3、熟悉基本的寻址方法 4、初步了解ASM（debug）工具的使用方法 5、对堆栈操作，了解栈顶，栈低的概念 6、为设计模型机做准备，（模型机指令系统） 二实验原理
1、CMD进入DOS环境 2、用DEBUG进行调试 3、（1）常用命令列表 （2） 通用寄存器：AX，BX，CX，DX 段寄存器：CS，DS，ES，SS 指针：IP，SP，BP，DI，SI （3） 指令的机器码表示方法（典型传输指令的格式） 第一字节：高6位是操作码26=64条指令 W位：指示传递数据商务类型是字（W=1）字节（W=0） D位：标明数据传输方向：（D=0 数据从寄存器传出，D=1数据传至寄存器）第二字节 REG字段：寄存器号，用3位编码寻址8种不同的寄存器，在根据第一字节的W位，选择8位或16位寄存器（对使用段寄存器的指令，REG段占2位）
注意：MOV指令的二个操作数中有一个必为寄存器，另一个操作数可以是寄存器，也可以是存储器单元，由指令代码的第二字节的MOD和R/M字段指定
d—0/1表示REG为源/目的操作数； w—0/1表示操作数类型为BYTE/WORD； mod、r/m—寻址方式，参见教材P56~57； IMME—立即数操作数，字段中用data表示； reg—通用REG用3位编码，段REG只用2位编码(即为0xx) 三实验步骤 开始->运行->cmd->debug 1.在通用寄存器中存数 执行指令： mov ax,1234 mov bx,5678 mov cx,abcd mov dx,ffff int 3 ^C 观察寄存器变化，并分析操作码 2. 寄存器不同寻址方式操作 执行指令： mov ax,1111 mov bx,[102] mov cx,106 mov dx,[bx] 观察寄存器变化，并分析操作码 3. 堆栈指针操作 执行指令： mov ax,1224 mov bx,5678 mov cx,abcd mov dx,ffff push ax push bx push cx push dx int 3
通用寄存器组
计算机组成原理实验报告题目：运算器部件实验：通用寄存器组 学院数学与信息学院 学科门类工学 专业12软件工程 学号2012436138 姓名王赛赛 指导教师王兵
计算机组成原理实验报告 一、实验目的 1.了解通用寄存器组的用途及对CPU的重要性。 2.掌握通用寄存器的设计方法。 二、实验原理 通用寄存器组是CPU的重要组成部分。通用寄存器组中的寄存器的数目与CPU性能有关，CPU性能越高，通用寄存器组内的寄存器数目越多。由于计算逻辑运算需要两个操作数，因此通用寄存器组有两个读入端口，负责提供进行算术逻辑单元需要的元操作数和目的操作数。通用寄存器组有1个写端口，负责将运算结构保存到指定的寄存器内。 三、实验要求 1.实验设计目标 设计一个通用寄存器组，满足以下要求： （1）通用寄存器组中有4个16位的寄存器。 （2）当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。 （3）通用寄存器组中有两个读出端口，当DRWr=1时，在始终clk的上升沿将数据总线上的数写入DR[1..0]指定的寄存器。 （4）通用寄存器组有两个读出接口，一个对应算术逻辑单元的目的的操作数DR，另一个对应算术逻辑单元的源操作数SR。DR[1..0]选择目的的操作数；SR[1..0]选择源操作数。 （5）设计要求层次设计。底层的设计实体有3个：16位寄存器，具有复位功能和允许写功能；一个2-4译码器，对应寄存器写选择；一个4选1多路开光，负责选择寄存器的读出。顶层设计构成一个完整的通用寄存器组。 2.顶层设计实体的引脚要求 引脚要求对应关系如下： （1）clk对应实验台上的时钟（单脉冲）。 （2）reset对应实验台上的CPU复位信号CPU_RST. （3）SR[1..0]对应试验台开关SA1，SA0。 （4）DR[1..0]对应试验台开关SR3，SR2。 （5）DRWr对应实验台上开关SA5。 （6）目的操作数用试验台上的指示灯A~A显示，源操作数用试验台上的指示灯 R15~R0显示。 四、实验步骤 1.将试验台设置成FPGA-CPU独立调试模式，REGSEL=0，CLKSEL=1，FDSEL=0，使 用试验台上的单脉冲，即STEP_CLK段路子短接，短路子RUN_CLK断开。 2.将设计在Quartus2下输入，编译后下载到TEC-CA上的FPGA。 3.将下列数据存入寄存器： R0OX3333 R1OX5555 R2OXAAAA R3OXFFFF
通用寄存器的作用
通用寄存器的作用 数据寄存器不讲，简单的说，段寄存器(ES,CS,SS,DS,FS,GS)和变址寄存器(SI,DI)是配合使用访问段数据的，指针寄存器(BP,SP)是用来操作堆栈的，BP指向栈的基址，SP则永远指向栈顶。 另外指令指针EIP存放的是要执行的下一条指令在代码段里的偏移量，在实方式下，每个段的最大范围都是64K，所以EIP的高16位都是0。 寄存器的分类寄存器主要用途 通用寄存器 数据 寄存器 AX 乘、除运算，字的输入输出，中间结果的缓存 AL 字节的乘、除运算，字节的输入输出，十进制算术运算 AH 字节的乘、除运算，存放中断的功能号 BX 存储器指针 CX 串操作、循环控制的计数器 CL 移位操作的计数器 DX 字的乘、除运算，间接的输入输出 变址 寄存器 SI 存储器指针、串指令中的源操作数指针 DI 存储器指针、串指令中的目的操作数指针 变址 寄存器 BP 存储器指针、存取堆栈的指针 SP 堆栈的栈顶指针 指令指针IP/EIP 标志位寄存器Flag/EFlag 32位CPU的段寄存器16位CPU的 段寄存器 ES 附加段寄存器 CS 代码段寄存器 SS 堆栈段寄存器 DS 数据段寄存器新增加的 段寄存器 FS 附加段寄存器 GS 附加段寄存器
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－ 1、数据寄存器 数据寄存器主要用来保存操作数和运算结果等信息，从而节省读取操作数所需占用总线和访问存储器的时间。 32位CPU有4个32位的通用寄存器EAX、EBX、ECX和EDX。对低16位数据的存取，不会影响高16位的数据。这些低16位寄存器分别命名为：AX、BX、CX和DX，它和先前的CPU中的寄存器相一致。 4个16位寄存器又可分割成8个独立的8位寄存器(AX：AH-AL、BX：BH-BL、CX：CH-CL、DX：DH-DL)，每个寄存器都有自己的名称，可独立存取。程序员可利用数据寄存器的这种“可分可合”的特性，灵活地处理字/字节的信息。 寄存器AX和AL通常称为累加器(Accumulator)，用累加器进行的操作可能需要更少时间。 累加器可用于乘、除、输入/输出等操作，它们的使用频率很高； 寄存器BX称为基地址寄存器(Base Register)。它可作为存储器指针来使用； 寄存器CX称为计数寄存器(Count Register)。在循环和字符串操作时，要用它来控制循环次 数；在位操作中，当移多位时，要用CL来指明移位的位数； 寄存器DX称为数据寄存器(Data Register)。在进行乘、除运算时，它可作为默认的操作数 参与运算，也可用于存放I/O的端口地址。 在16位CPU中，AX、BX、CX和DX不能作为基址和变址寄存器来存放存储单元的地址，但在32位CPU中，其32位寄存器EAX、EBX、ECX和EDX不仅可传送数据、暂存数据保存算术逻辑运算结果，而且也可作为指针寄存器，所以，这些32位寄存器更具有通用性。详细内容请见第3.8节——32位地址的寻址方式。 2、变址寄存器 32位CPU有2个32位通用寄存器ESI和EDI。其低16位对应先前CPU中的SI 和DI，对低16位数据的存取，不影响高16位的数据。 寄存器ESI、EDI、SI和DI称为变址寄存器(Index Register)，它们主要用于存放存储单元在段内的偏移量，用它们可实现多种存储器操作数的寻址方式(在第3章有详细介绍)，为以不同的地址形式访问存储单元提供方便。 变址寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。 它们可作一般的存储器指针使用。在字符串操作指令的执行过程中，对它们有特定的要求，而且还具有特殊的功能。具体描述请见第5.2.11节。 3、指针寄存器 32位CPU有2个32位通用寄存器EBP和ESP。其低16位对应先前CPU中的SBP 和SP，对低16位数据的存取，不影响高16位的数据。 寄存器EBP、ESP、BP和SP称为指针寄存器(Pointer Register)，主要用于存放堆栈内存储单元的偏移量，用它们可实现多种存储器操作数的寻址方式(在第3章有详细介绍)，为以不同的地址形式访问存储单元提供方便。
通用寄存器组实验报告
通用寄存器组 学号：201207030 姓名：叶利钦专业：计算121 一、实验目的 （1）了解通用寄存器组的用途及对CPU的重要性。 （2）掌握通用寄存器组的设计方法。 二、实验原理 通用寄存器组是CPU的重要组成部分。从存储器取来的数据要放在通用寄存器中；从外部设备取来的数据除DMA方式外，要放在通用寄存器中。向存储器输出的数据也是从通用寄存器中取出；向外部设备输出的数据除DMA方式外也是从通用寄存器中取出来的。由于从通用寄存器组中取数据比从存储器或者外部设备取数据快得多，因此参加算术运算和逻辑运算的数据一般是从通用寄存器组中取出，它向算术逻辑单元ALU提供了进行算术运算和逻辑运算所需要的两个操作数，同时又是运算结果的暂存地。通用寄存器组内寄存器的数目与CPU性能有关，CPU性能预告，通用寄存器组内的寄存器数目越多。由于算术逻辑运算需要两个操作数，因此通用寄存器组有两个读端口，负责提供进行算术逻辑单元需要的源操作数和目的操作数。通用寄存器组有1个写端口，负责将运算结果保存到指定的寄存器内。根据通用寄存器组的功能要求，一个只有4个16位寄存器的通用寄存器组的框图如下图所示。 在上图所示的电路中，当reset为低电平时，将4个16位寄存器R0~R3复位为0。当寄存器的write和sel为高电平时，在时钟信号clk的上升沿将D端的输入D[15..0]写入寄存器，然后送到寄存器的输出Q[15..0]。4个寄存器的允许写信号write和外部产生的目的寄存器写信号DRWr直接相连。每个寄存器还有另一个选择信号sel，它决定哪一个寄存器进行写操作。
4个寄存器的选择信号分别和2-4译码器产生的sel00、sel01、sel10和sel11相连。只有当1个寄存器被选中时，才允许对该寄存器进行写操作。2-4译码器的输入sel[1..0]接DR[1..0]，2-4译码器对2位的输入信号sel[1..0]进行2-4译码，产生4个输出sel00、sel01、sel10和sel11，分别送往4个寄存器R0、R1、R2、R3的选择端4选1多路选择器1从4个寄存器R0、R1、R2、R3的输出Q[15..0]选择1路送到DR_data[1..0]，给算术逻辑单元提供目的操作数；选择信号sel[1..0]接DR[1..0]。4选1多路选择器2从4个寄存器R0、R1、R2、R3的输出Q[15..0]选择一路送到SR_data[1..0]，给算术逻辑单元提供源操作数；选择信号sel[1..0]接SR[1..0]。 三、实验要求 1、实验设计目标 设计一个通用寄存器组，满足以下要求： (1) 通用寄存器组有4个16位的寄存器。 (2) 当复位信号reset=0时，将通用寄存器组中的4个寄存器清零。 (3) 通用寄存器组中有1个写入端口，当DRWr=1时，在时钟clk的上升沿将数据总线上的数写入DR[1..0]指定的寄存器。 (4) 通用寄存器组中有两个读出端口，一个对应算术逻辑单元的目的操作数DR，另一个对应算术逻辑单元的源操作数SR。DR[1..0]选择目的操作数；SR[1..0]选择源操作数。 (5) 设计要求层次设计。底层的设计实体有3个：16位寄存器，具有复位功能和允许写功能；一个2-4译码器，对应寄存器写选择；一个4选1多路开关，负责选择寄存器的读出。顶层设计构成一个完整的通用寄存器组。 2、顶层设计实体的引脚要求 引脚要求对应关系如下 （1）clk对应实验台上的时钟（单脉冲）。 （2）reset对应试验台上的CPU复位信号CPU-RST。 （3）SR[1...0]对应试验台开关SA1，SA0。 （4）DR[1..0]对应试验台开关SA3，SA2。 （5）DRWr对应试验台开关SA5。 （6）目的操作数用实验台上的指示灯A15~A0显示，源操作数用试验台上的指示灯R15~R0显示。 （7）d-input接开关SD15~SD0。 四、实验主要代码 library ieee; use ieee.std_logic_1164.all; USE IEEE.STD_LOGIC_UNSIGNED.ALL; entity to2_4 is port ( sel:in std_logic_vector(1 downto 0); sel00,sel01,sel02,sel03: out std_logic ); end entity; architecture rtl of to2_4 is begin sel00<=(not sel(1))and(not sel(0)); sel01<=(not sel(1))and sel(0) ;
寄存器组的设计与实现预习
寄存器组的设计与实现
一、实验目的 1、学习掌握Quartus||软件的基本操作； 2、理解寄存器组的工作原理和过程； 2、设计出寄存器组并对设计的正确性进行验证。 二、实验内容 1、设计出功能完善的寄存器数组并对设计的正确性进行验证。 （1）用图形方式设计出寄存器的电路原理图； （2）测试波形时用时序仿真实现，先将不同的数据连续写入4个寄存器后，再分别读出；（3）将设计文件封装成器件符号； （4）数据宽度最好为16位。 三、实验设计 1、集成电路芯片 （1）74760：三态输出4*4寄存器堆 74760提供了4个4位寄存器。在功能上可对这4个寄存器分别进行写操作和读操作。在寄存器写操作时，通过WB、WA两个寄存器选择端的组合00、01、10、11选择寄存器。通过GWN写控制端进行三态控制，GWN为低电平时将数据写入端数据D4D3D2D1写入该寄存器。在寄存器读操作时，通过RB、RA两个寄存器选择端的组合00、01、10、11选择寄存器，通过ＧＲＮ读控制端进行三态控制，在ＧＲＮ为低电平时，将所选寄存器数据通过Ｑ4Ｑ3Ｑ2Ｑ1进行输出。 “写”功能表
“读”功能表 2、设计原理 要设计16位的存储器组，需要74670芯片4片，在寄存器组工作时，同时对4片74670芯片进行操作，封装后即可作为包含有4个16位寄存器的寄存器组在主机系统中调用。 四、实验结果 1、原理图
寄存器组由4个74670组成，将4个芯片的GWN、WA、WB、GRN、RA、RB 分别连在一起，共同控制4个芯片的读写操作。总共有22个输入端。即 IN[15]、IN[14]....IN[1]、IN[0]和GWN、WA、WB、GRN、RA、RB。16个输出 端。即OUT[15]、OUT[14]...OUT[1]、OUT[0]。