锁相技术
锁相技术结课论文
题目：数字锁相技术的应用
学院： xxxxxxxxxxx学院
专业班级：xxxxxxxxxxx班
任课教师： xxx
姓名： x x
学号： xxxxxxxx
日期： 2010年01月
数字锁相技术的应用
摘要
锁相技术在工业测量和控制领域中有着广泛的应用，其实质是一种相位的负反馈系统。在线式UPS系统中，逆变器和市电可以看作是两个电压源，二者之间存在切换的过程，由于切换开关不是理想的，切换需要一定的时间，在切换的瞬间二者的输出波形可能不一致。一方面波形的差别叮能会造成供电的中断，另一方面也可能会产生两个电压源之间的环流，特别是采用静态开关切换的时候，容易造成器件的损坏。为了保证切换过程的安全，必须将逆变器输出和市电输出锁相，使二者具有相同的相位和幅值。相同的道理，锁相同步在多台UPS并机和多台UPS构成冗余系统时也是必需的。UPS的逆变器输出相位可以和市电保持一致，但输出波形的幅度要保持一致则违背了UPS的功能，所以，通常UPS锁相的目标是在保证相位一致的情况下保持幅度近似相等。
关键词
锁相技术环路滤波器锁相环数控振荡器模拟仿真
正文
一、锁相技术的概念
锁相技术也是锁相环技术。锁相环是指一种电路或者模块,它用于在通信的接收机中,其作用是对接收到的信号进行处理,并从其中
提取某个时钟的相位信息。或者说,对于接收到的信号,仿制一个时钟信号,使得这两个信号从某种角度来看是同步的（或者说,相干的）。由于锁定情形下（即完成捕捉后）,该仿制的时钟信号相对于接收到的信号中的时钟信号具有一定的相差,所以很形象地称其为锁相器。而一般情形下,这种锁相环的三个组成部分和相应的运作机理是：
1 鉴相器：用于判断锁相器所输出的时钟信号和接收信号中的时钟的相差的幅度;
2 可调相/调频的时钟发生器器：用于根据鉴相器所输出的信号来适当的调节锁相器, 内部的时钟输出信号的频率或者相位,使得锁相器完成上述的固定相差功能;
3 环路滤波器：用于对鉴相器的输出信号进行滤波和平滑,大多数情形下是一个低通滤波器,用于滤除由于数据的变化和其他不稳定因素对整个模块的影响。
从上可以看出,大致有如下框图：
┌—————┐┌—————┐┌———————┐
→—┤鉴相器├—→—┤环路滤波器├—→—┤受控时钟发生器
├→┬—→
└——┬——┘└—————┘└———————┘│
↑ ↓└——————————————————————————┘
可见,是一个负反馈环路结构,所以一般称为锁相环（PLL: Phase Locking Loop）
锁相环有很多种类,可以是数字的也可以是模拟的也可以是混合的,可以用于恢复载波也可以用于恢复基带信号时钟。
二、锁相技术的工作原理
锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压
的相位被锁住，这就是锁相环名称的由来。
在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。锁相环路是一个相位反馈自动控制系统。它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。
锁相环的工作原理：
1. 压控振荡器的输出经过采集并分频；
2. 和基准信号同时输入鉴相器；
3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压；
4. 控制VCO，使它的频率改变；
5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。如果fR和fv 相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv 的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。
环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。
锁相环路在锁定后，不仅能使输出信号频率与输入信号频率严格同步，而且还具有频率跟踪特性，所以它在电子技术的各个领域中都有着广泛的应用。
三、锁相技术的应用
1 数字锁相的算法
实现相位跟踪的办法很多，一种方法是用市电电压作为同步信号，这种方法实现比较简单，可以在极短的时间内锁定相位，但由于市电电压不是标准的正弦波。将会使频率发生偏差。常用的锁相方式是将相位差转变为电压，再用这个电压去控制一个压控振荡器来实现的。模拟锁相(APLL)和数字锁相(DPLL)的基本结构是类似的，包括鉴相器(PD)、低通滤波器、压控／数控振荡器(VCO／DC0)和分频器4个部分，如图1所示。数字锁相的实现有很多种方法，比如单周期数字PLL的控制等。
对于UPS来说，基本的锁相电路可以得到一个与输入电压相位频率一致的信号真φo，然后以信号φo去调节逆变器的参考正弦波电压信号。其结果是，输出电压可以和输入电压保持频率一致，但有一个固定的相位差。这是因为受逆变器采样环节、校正环节、输出滤波器及负载等很多因素的影响所致。本文所采用的PLL的结构如图2中虚线框内所示，输入相位信φi为市电相位，反馈相位信号φc为逆变器输出电容电压相位。
鉴相器输出一个与相位差成比例关系的结果，比例系数为Kd，则有
滤波器的脉冲传递函数设为F(z)，可以采用巴特沃思、契比雪夫等滤波器，也常使用比例积分环节或其他环节来代替低通滤波器。本文采用的是一个比例积分环节，即
这里，数控振荡器是借用了通常习惯使用的名称，实际上并没有一个振荡的部件，而是一个比例放大环节，φf比例放大后与输入信号周期(Tin)相加得到锁相输出信号周期To=Tin+Koφf，输出相位为φ=Koφf设锁相环外部的环节脉冲传递函数为G(z)，则整个系统的脉冲传递函数为
在这个UPS中，由实际电路和程序确定C(z)的表达式是比较困难的，设计的时候可以根据逆变器的仿真结果近似确定G(z)为一个延时很小的迟滞环节或者干脆忽略其影响。
2 用DSP实现的数字锁相
锁相的环节中只有鉴相器的相位检测是由硬件电路完成，其它均在DSP中由软件实现。相位检测的电路如图3所示，比较器U2B和外围的一些元器件构成了一个带回差的过零比较器。回差的大小主要取决于抗干扰考虑，逆变器开关时对控制电路的干扰是非常严重的，要求回差取得较大为好，但过大的回差会造成相位检测误差增大，所以，回差大小的选择需要折巾考虑。实际电路中。过零附近由于干扰的存在，输出为一段电平在“0”和“1”之间反复高频翻转的信号，所以，在程序的相位检测中需要进行去抖动的处理。
频率的大小在程序中是由两次过零信号之间的计数值来确定的，也就是用汁数值来表示的周期值。计数在每个中断周期进行一次，每个计数的单位代表50μs，20ms为400个计算单位，相位差也是由计数得到。程序在进行锁相之前要判断市电的频率是否在正常的范围内，如果超出了范围，则不跟踪市电而使用自己的振荡频率来确定逆变器的输出频率，这时候逆变器输出频率是精度很高的50Hz，但不允许进行旁路切换的操作。为了防止逆变器输出频率过大或者过小，
必须对输出周期的计算结果进行幅度限制。同时也应该限制凋整幅度的大小，以避免输出频率的剧烈变化。
PLL子程序的最后还包括了图2中的参考波形发生部分，整个的程序流程如图4所示。
由于被检测的信号很微弱，而噪声和干扰却很强，所以被检测的信号应进行放大和滤波处理，以滤除通带以外的噪声和干扰。参考信号的作用是提供一个与输入信号同频的方波或正弦波。相敏检波的作用是对输入信号和参考信号进行乘法运算，从而得到输入信号与参考信号的和频与差频信号。后续的低通滤波的作用是滤除和频分量，这时的等效噪声带宽很窄，极强地抑制了输入噪声。
输入信号经过相敏检波和低通滤波后，将交流信号转变为直流信号，直流信号经直流放大器放大后，即可满足系统的增益要求。
用以上的方法在TMS320F240中实现了逆变器输出与市电输入的
锁相，锁相的结果由TDS210型示波器拍得，如图5所示。图5中幅度较高的2为逆变器输出电压波形，用100：1的探头测得，幅度较低的1为输入市电波形，是用500：1的差分探头同时测得(由于示波器没有500：1的探头设置．测量时此通道当作是1：1的探头，所以，实际上波形1的对应的示波器量度为250V／div，而不是图中所显示的500mV／div)。
从图5可以清楚地看到锁相的过程，初始的时候逆变器输出相位超前于市电，所以，用比较大的输出周期来逐步锁定输入电压相位，锁定之后则以输入电压相同的周期输出，实现了同频同相。
四、锁相技术的发展趋势
能使受控振荡器的频率和相位均与输入信号保持确定关系的闭环电子电路。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。环路闭合后能自动进入锁定状态的输入信号频率最大变化范围的二分之一称为捕捉带。环路能保持锁定状态的输入信号频率最大变化范围的二分之一称为同步带。捕捉带通常小于同步带，在极限情况下二者相等。捕捉带与同步带是锁相环
的重要参数，前者影响入锁的可靠性，后者决定入锁后相位误差的大小，因而实用的锁相环应具有足够大的捕捉带与同步带。
锁相环
锁相环最初用于改善电视接收机的行同步和帧同步，以提高抗干扰能力。后来，锁相环用于彩色电视机，使彩色副载波振荡器与输入信号同步，用来恢复彩色信号。50年代后期随着空间技术的发展，锁相环用于对宇宙飞行目标的跟踪、遥测和遥控。60年代初随着数字通信系统的发展，锁相环应用愈广，例如为相干解调提取参考载波、建立位同步等。具有门限扩展能力的调频信号锁相鉴频器也是在60年代初发展起来的。环路部件鉴相器有多种类型，余弦型鉴相器最为常用,其特性如图2。压控振荡器的控制特性如图3。图中f0是压控振荡器输出信号频率,f是控制电压为零时的频率，称为压控振荡器根据描述环路动态过程的微分方程的阶数，可将锁相环分为一阶、二阶与高阶环路。没有环路滤波器的锁相环为一阶锁相环，用途不多。对于高频信号,比例积分滤波器的传递函数蜕化为kF,因而乘积kdkFk0称为环路高频交流总增益，简称交流总增益，用k表示。对于kDC>>k的环路，称为高增益二阶锁相环；大多数实际应用的锁相环属于高增益二阶锁相环。以输入信号相位ψi为输入量、压控振荡器信号相位ψ0为输出量时，二阶高增益锁相环的传递函数为
式中ζ是环路阻尼系数，它决定环内过渡过程的性质是属于振荡型还是指数型; ωn是环路无阻尼自由振荡角频率,简称环路自然角频率；ζ和ωn是决定环路动态性能的重要参数，通常取,ωn 的取值随用途不同差别很大,窄带环路的ωn值小,反之则大。ζ和ωn的计算公式分别为
当环路输入为白噪声调相信号时，环路可等效地看成是一个滤除相位噪声的带通滤波器。单边等效噪声带宽Bn是衡量环路对输入相位白噪声滤除能力的重要参数，它的定义是
对于二阶高增益锁相环，Bn的计算公式为
在各种锁相环中二阶锁相环应用最广，原因是：①稳定性与参数选择无关；②兼有大的同步带和强的输入噪声滤除能力；③设计和制作比较简单，能满足多数情况下的使用要求。在输入信号频率变化剧烈的场合下，二阶环路不能胜任,需要采用比图4更复杂的环路滤波器，以改善跟踪性能，这时的环路就变成了高阶锁相环。
采样锁相环用采样保持电路作鉴相器的环路（图5）,亦称脉冲锁相环。对于被采信号，可以每周采样一次，也可以每隔N个周期采样一次，因此图5的环路等效于一个分频器，入锁后有f0=fi/N。如果把图5中的脉冲形成电路移到环路输入端，使输入信号形成采样脉冲并使之对压控振荡器信号采样，则可形成f0=Nfi的倍频环。调
整f即可得到不同的N值，非常灵活方便,因此采样锁相环在频率合成器等仪器中应用甚广。
锁相环
数字锁相环数字锁相环种类繁多。图6是一类常用的数字锁相环的框图，图中ui和uO都是数字信号，用鉴相器比较它们的上升沿（或下降沿）,如果uO领先于ui,则输出“超前“信号,反之输出“滞后”信号。由于ui中混有噪声和干扰,这种“超前”、“滞后”信号不一定都反应环路输入、输出信号间的真实相位关系。序列滤波器的作用是去伪存真，当序列滤波器判断uO确实领先于ui，则向调相器输出“减”信号，扣除一个(或几个)加到分频器去的脉冲，从而使uO滞后一个规定的相角。如果序列滤波器判断uO滞后于ui,就给出“加”信号,使调相器多输出一个额外的脉冲,于是uO向前移一个规定的相角。反复进行这一过程便使uO的上升沿（或下降沿）在ui的相应沿前后摆动，二者基本上对齐，即环路入锁。
锁相环
锁相环是建立同步的一种有效手段。微波锁相环进一步提高工作频率，便可在激光领域内获得应用。高阶锁相环的发展，可适应空间科学技术的新需要。数字锁相环的发展方向是提高工作频率，采用微处理器件和微电子技术，发展新型序列滤波器，改善环路性能（提高抗噪声能力，加快捕捉，减少输出相位抖动）。单片集成的锁相环将得到普遍应用，如其工作频段继续向上扩展，压控振荡器的频率稳定度和调频范围的矛盾会得到更好的解决。
参考文献
1 张厥盛、郑继禹、万心平：《锁相技术》，西北电讯工程学院出版社。2张厥盛、郑继禹、万心平：《同步控制原理》，国防工业出版社。
3张厥盛、万心平：《集成锁相环路—原理、特性、应用》，人民邮电出版社。
4张厥盛、郑继禹、万心平：《通信工程中的锁相环路》，西北电讯工程学院出版社。
5张有正、陈尚勤、周正中：《频率合成技术》，人民邮电出版社。
电机锁相控制系统的分析与设计_赵毅
伺服技术 SERVO TECHNIQUE 电机锁相控制系统的分析与设计 赵 毅 李彦生 赵万华 卢秉恒 (西安交通大学 710049) 【摘 要】 在需要电机作高精度稳速运行的应用场合中,越来越多地采用锁相伺服控制系统。文中介绍在锁相伺服控制环中采用PI 控制,并且提出了按典型三阶期望最佳开环模型进行设计的一套系统的设计方法,较好地解决了锁相控制系统设计中存在的问题。 【叙 词】电机 锁相环控制 PI 调节器 参数 整定 ANALYSES AND DESIGN FOR MOTOR PHASE LOCK CONTROL SYSTEM 【Abstract 】In the fields o f high accur acy and speed stabilizing o per atio n fo r mot or ,phase lo ck ser vo contr ol system is mo re and mor e used.T he thesis intro duces using PI co ntro l in phase lo ck ser vo contr ol lo op and puts for th a systemat ic desig n method acco r ding to typical 3stag e ex -pected ut ility o ptimum o pen loo p model ,w hich solves the exist ing pro blem w ell in phase lock con-tro l sy stem design . 【Keywords 】electrical machine ,phase lock co ntro l PI adjuster ,param et er ,set 1 控制系统框图与数学模型 电机锁相控制系统的原理框图如图1所示。系统的输入信号为一定频率的方波信号,频率与电机的给定转速相对应,系统输出为电机的实际转速,反馈部件的作用是把转速 信号变成频率与转速成正比的方波信号,采用的方式多种多样,一般是采用光电器件,假设电机的转速为n ,电机匀速转一周时,光电器件输出N 个等距的脉冲,则反馈部件输出的方波角频率: f =2 nN / 60 图1 电机锁相控制系统的原理框图 因此系统给定信号的角频率 r 与期望 转速的关系是: r =2 nN /60(1)1.1 频率、相位转换 r 与 f 送到鉴频鉴相器内进行频率、相位比较,频率差与相位差存在如下内在关系: (t )= ∫ t t (t )d t =∫t t [ r (t )- f (t )]d t (2) 把式(2)进行拉氏变换,得: (S )=1 S [ r (S )- f (S )](3) 设积分时间是从 r 首次与 f 相等时开始,且初始相位差 0 <2 ,,则在t 0以后的时间,当 r 等于 f 时,有 (t ) <2 。1.2 M C 4046的特性与数学模型[1] 鉴频鉴相器一般采用M C4046(九门比 — 20—
锁相技术名词解释、简答题和计算公式
名词解释和简答题整理 第一章锁相环路的基本工作原理： 1.锁相环（PLL）---锁相环是一个能够跟踪输入信号相位的闭环自动控制系统。 2.捕获带：环路能通过捕获过程而进入同步状态所允许的最大固有频差｜Δωo｜max。 3.同步带：锁相环路能够保持锁定状态所允许的最大固有频差｜Δωo｜max。 4.快捕带：保证环路只有相位捕获一个过程的最大固有频差值｜Δωo｜max。 5.输入信号频率与环路自由振荡频率之差，称为环路的固有频率 环路固有角频差：输入信号角频率ωi与环路自由振荡角频率ωo之差。 瞬时角频差：输入信号频率ωi与受控压控振荡器的频率ωv之差。 控制角频差：受控压控振荡器的频率ωv与自由振荡频率ωo之差。 三者之间的关系：瞬时频差=固有频差-控制频差。 6.鉴相器是一个相位比较装置，用来检测输入信号相位θ1(t)与反馈信号相位θ2(t)之间 的相位差θe(t)。输出的误差信号u d(t)是相差θe(t)的函数。 7.锁相环路由鉴相器、环路滤波器和压控振荡器三个主要部件构成；其独特的性能有载波 跟踪特性、调制跟踪特性和低门限特性。 8.环路滤波器---即低通滤波器，滤除鉴相器输出电压中的高频分量，起平滑滤波的作用， 提高环路的稳定性。 9.压控振荡器---压控振荡器是一个电压-频率变换装置,它的振荡频率应随输入控制电压 u c(t)线性地变化。 10.环路的动态方程：pθe(t)= pθ1(t)-K o U d F（p）sin θ1(t) 11.相平面：将瞬时频差与瞬时相差的关系在平面直角坐标系中所做的图。相点：是相平面 上相轨迹上的一个点，表示环路在某一时刻的状态。 12.如果锁相环路的起始状态处于不稳定平衡点时，环路自身没有能力摆脱这种状态，只有 依靠外力（噪声或人为扰动）才能使环路偏离这个状态而进行捕获；所以一旦遇到这种情况就可能出现在不稳定平衡状态的滞留，致使捕获过程延长。这种现象称为锁相环路的延滞现象。 13.环路固有频差Δωo大于环路增益K，锁相环路处于失锁差拍状态，被控振荡器未被输 入信号锁定；但是由于锁相环路的控制作用，使锁相环路的平均频率向输入信号频率方向牵引。这种现象称为锁相环路的频率牵引现象 第二章环路跟踪性能： 1.对于输入相位阶跃而言，因为锁相环路在暂态过程中误差电压u d(t)≠0，压控振荡器的 相位已得到调整，最终并不再要求压控振荡器的频率得到调整，可以允许控制电压等于零。所以稳态时，鉴相器输出的误差电压u d（t）=0，环路的跟踪状态是可以维持的。
锁相环原理及应用
锁相电路（PLL）及其应用 自动相位控制（APC）电路，也称为锁相环路（PLL），它能使受控振荡器的频率和相位均与输入参考信号保持同步，称为相位锁定，简称锁相。它是一个以相位误差为控制对象的反馈控制系统，是将参考信号与受控振荡器输出信号之间的相位进行比较，产生相位误差电压来调整受控振荡器输出信号的相位，从而使受控振荡器输出频率与参考信号频率相一致。在两者频率相同而相位并不完全相同的情况下，两个信号之间的相位差能稳定在一个很小的围。 目前，锁相环路在滤波、频率综合、调制与解调、信号检测等许多技术领域获得了广泛的应用，在模拟与数字通信系统中已成为不可缺少的基本部件。 一、锁相环路的基本工作原理 1．锁相环路的基本组成 锁相环路主要由鉴频器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分所组成，其基本组成框图如图3-5-16所示。 图1 锁相环路的基本组成框图 将图3-5-16的锁相环路与图1的自动频率控制（AFC）电路相比较，可以看出两种反馈控制的结构基本相似，它们都有低通滤波器和压控振荡器，而两者之间不同之处在于：在AFC环路中，用鉴频器作为比较部件，直接利用参考信号的频率与输出信号频率的频率误差获取控制电压实现控制。因此，AFC系统中必定存在频率差值，没有频率差值就失去了控制信号。所以AFC系统是一个有频差系统，剩余频差的大小取决于AFC系统的性能。 在锁相环路（PLL）系统中，用鉴相器作为比较部件，用输出信号与基准信号两者的相位进行比较。当两者的频率相同、相位不同时，鉴相器将输出误差信号，经环路滤波器输出
控制信号去控制VCO ，使其输出信号的频率与参考信号一致，而相位则相差一个预定值。因此，锁相环路是一个无频差系统，能使VCO 的频率与基准频率完全相等，但二者间存在恒定相位差（稳态相位差），此稳态相位差经鉴相器转变为直流误差信号，通过低通滤波器去控制VCO ，使0f 与r f 同步。 2．锁相环路的捕捉与跟踪过程 当锁相环路刚开始工作时，其起始时一般都处于失锁状态，由于输入到鉴相器的二路信号之间存在着相位差，鉴相器将输出误差电压来改变压控振荡器的振荡频率，使之与基准信号相一致。锁相环由失锁到锁定的过程，人们称为捕捉过程。系统能捕捉的最大频率围或最大固有频带称为捕捉带或捕捉围。 当锁相环路锁定后，由于某些原因引起输入信号或压控振荡器频率发生变化，环路可以通过自身的反馈迅速进行调节。结果是VCO 的输出频率、相位又被锁定在基准信号参数上，从而又维持了环路的锁定。这个过程人们称为环路的跟踪过程。系统能保持跟踪的最大频率围或最大固有频带称为同步带或同步围，或称锁定围。 捕捉过程与跟踪过程是锁相环路的两种不同的自动调节过程。 由此可见，自动频率控制（AFC ）电路，在锁定状态下，存在着固定频差。而锁相环路控制（PLL ）电路，在锁定状态下，则存在着固定相位差。虽然锁相环存在着相位差，但它和基准信号之间不存在频差，即输出频率等于输入频率．这也表明，通过锁相环来进行频率控制，可以实现无误差的频率跟踪．其效果远远优于自动频率控制电路． 3．锁相环路的基本部件 1）鉴相器（PD —Phase Detector ） 鉴相器是锁相环路中的一个关键单元电路，它负责将两路输入信号进行相位比较，将比较结果从输出端送出。 鉴相器的电路类型很多，最常用的有以下三种电路． （1）模拟乘法器鉴相器，这种鉴相器常常用于鉴相器的两路输入信号均为正弦波的锁相环电路中。 （2）异或门鉴相器，这种鉴相器适合两路输入信号均为方波信号的锁相环电路中，所以异或门鉴相器常常应用于数字电路锁相环路中。 （3）边沿触发型数字鉴相器，这种鉴相器也属于数字电路型鉴相器，对输入信号要求不严，可以是方波，也可以是矩形脉冲波．这种电路常用于高频数字锁相环路中。 图2 是异或门鉴相器的鉴相波形与鉴相特性曲线。
锁相技术复习重点汇总
第一章 锁相环的概念：当其输出信号频率与输入信号频率相同时，输出信号与输入信号之间的相位差同步（相位差为0，或为常数）。故称为锁相环路。简称为锁相环 一.锁相环组成 基本锁相环的组成： ⑴ 鉴相器（Phase Detector ）---PD ⑵ 环路滤波器（Loop Filter ）---LF ⑶ 压控振荡器（Voltage Controlled Oscillator ）---VCO ()t 1θ为输入量()t u i 的瞬时相位。 ()t 2θ为输入量()t u o 的瞬时相位。 各部分分析： 1．鉴相器 是一个相位比较器，用于比较()t 1θ与()t 2θ之间的相位差 )]()(sin[2 1 )]()(2sin[21)] (cos[)](sin[)()(212121t t U U K t t t U U K t t U t t U K t u t u K o i m o o i m o o o i m o i m θθθθωθωθω-+++= ++= 再经过低通滤波器（LPF ）滤除o ω2成分之后，得到误差电压 )]()(sin[2 1 )(21t t U U K t u o i m d θθ-=
令 o i m d U U K U 2 1 = 为鉴相器的最大输出电压，得到)](sin[)(t U t u e d d θ= 2.环路滤波器及其传输函数 环路滤波器是一个线性电路，在时域分析中可用一个传输算子)(p F 来表示，其中)(dt d p ≡是微分算子；在频域分析中可用传递函数)(s F 表示，其中 )(Ω+=j s α是复频率；若用Ω=j s 代入就得到它的频率响应)(Ωj F ，故环路滤 波器模型可表示为图 定义控制电压 ()()()p F t u t u d c = （1）RC 积分滤波器这是结构最简单的低通滤波器, 传输算子：1 11 )(τp p F += ， RC =1τ是时间常数，这是这种滤波器唯一可调的参数。 令p=j Ω,并代入(1-18)式,即可得滤波器的频率特性：1 11 )(τΩ+= Ωj j F
锁相环频率合成
锁相环的发展历史、运用和芯片介绍 摘要：本文分三个部分，主要介绍了锁相环的发展历程，以及频率合成器在现代数字电路系统中的运用，最后，介绍了两块锁相环芯片：集成锁相环芯片Si4133和微波集成锁相环芯片ADF4106。让我们对锁相技术有比较好的认识和理解。 关键字：锁相环频率合成器锁相环芯片 引言：在当今数字电路高速发展的时代，集成电路的规模越来越大，集成的环路器件、通用和专用集成单片PLL，使锁相环逐渐变成了一个低成本、使用简便的多功能器件，使它在更广泛的领域里获得了应用。所以，无论是哪一方面的电路设计，都离不开锁相技术，了解其基本的知识，能对我们理解电路有更好的帮助。 正文： （一）锁相环路的发展历史 锁相技术是通信、导航、广播与电视通信、仪器仪表测量、数字信号处理及国防技术中得到广泛应用的一门重要的自动反馈控制技术。 锁相技术是实现相位自动控制的一门科学，是专门研究系统相位关系的新技术。从30年代发展开始，至今已逐步渗透到各个领域，早期是为了解决接收机的同步接收问题，后来应用在了电视机的扫描电路中，特别是空间技术的出现，极大推动了锁相技术的发展。近来，锁相技术的应用范围已大大拓宽了，在通信、导航、雷达、计算机直
至家用电器。与此同时，锁相技术的结构也从基本的两阶发展到了三阶甚至高阶，从单环发展到了复合强，其中鉴频鉴相器之所构成的锁相环路因其具有易于集成、锁定速度快、锁定范围宽等优点，成为如今广泛应用的一种结构。 对锁相原理的数学理论描述方面，可追溯到20世纪30年代。1932年，在已经建立的同步控制理论基础上，Bellescize提出了同步检波理论，第一次公开发表了对锁相环路(PLL)的数学描述。众所周知，同步检波的关键技术是要产生一个本振信号，该信号要与从接收端送载检波器的输入载波信号频率相同，否则检波器的输出信号会产生很大的误差，即接收端无法恢复出发送端所发送送信号。而一般的自动频率控制技术中，由于有固有的频率误差而无法满足上述要求。而要保持两个振荡信号频率相等，则必然要使这两个信号相位位差保持恒定，反之亦然，这种现象称之为频率同步或相位锁定，也是锁相技术最基本的概念和理论基础。但当时，这一理论并未得到普遍重视，直到1947年，锁相技术才第一次得到实际的应用，被运用在电视机的水平扫描线的同步装置中。50年代，杰费和里希廷第一次发表了有关PLL线性理论分析的论文，解决了PLL最佳化设计的问题。60年代，维特比研究了无噪声PLL的非线性理论问题，发表了相干通信原理的论文，70年代，Lindsy和Charles在做了大量实验的基础上进行了有噪声的一阶、二阶及高阶PLL的非线经理论分析，直到目前，各国学者仍在对锁相理论和运用进行着广泛而深入的研究。由于技术上的复杂性和较高的生产成本，早期PLL的应用领域主要是在航天、精密测量仪器等方面。
全数字锁相环原理及应用
全数字锁相环原理及应用 2011年11月18日 摘要：锁相环是一种相位负反馈系统，它能够有效跟踪输入信号的相位。随着数字集成电路的发展，全数字锁相环也得到了飞速的发展。由于锁相精度和锁定时间这组矛盾的存在使得传统的全数字锁相环很难在保证锁定时间的情况下保证锁定精度。鉴于此，本文对一些新结构的全数字锁相环展开研究，并用VHDL语言编程，利用FPGA仿真。 为解决软件无线电应用扩展到射频，即射频模块软件可配置的问题和CMOS工艺中由于电压裕度低、数字开关噪声大等因素,将射频和数字电路集成在一个系统中设计难度大的问题，本文尝试提出数字射频的新思路。全数字锁相环是数字射频中最重要的模块之一，它不仅是发射机实现软件可配置通用调制器的基础，还是为接收机提供宽调频范围本振信号的基础。本文针对数字射频中的数字锁相环的系统特性以及其各重要模块进行了研究。 关键词：全数字锁相环；锁定时间；锁定精度；PID控制；自动变模控制；数控振荡器；时间数字转换器；数字环路滤波器；FPGA； Principle and Application of all-digital phase-locked loop Abstract: Phase-Locked Loop is a negative feedback system that can effectively track the input signal’s phase. With the development of digital integrated circuits, all-digital phase-locked loop has also been rapidly developed. Because of the contradiction between the existence of phase-locked precision and phase-locked time, it makes the traditional all-digital phase-locked loop difficult to ensure the lock time meanwhile as well as phase-locked precision. So some new structures of all-digital phase-locked loop are analyzed in this paper and programmed in VHDL language with simulation under FPGA. In order to extend the application from radio to RF, which including RF modules software configurable problems and the difficulty to integrate RF and digital circuit in one system due to some factors contain the low voltage and large noise of the digital switches etc. This paper will try to put out a new thought for digital RF. All-digital phase-locked loop is one of the most important modules in digital RF. It is not only the foundation of transmitter which can be realized by software configurable general modulator, but also the foundation of receiver which can be provided wide range of local vibration signal. This paper particularly makes a study of the system character of tall-digital phase-locked loop and its vital modules. Keywords: ADPLL; Locked time; Locked precision; PID control; Auto modulus control; DCO;TDC; Digital Loop Filter; 1. 引言 锁相环路是一种反馈控制电路,锁相环的英文全称是Phase-Locked Loop，简称PLL。目前锁相环在通信、信号处理、调制解调、时钟同步、频率综合和自动化控制等领域应用极为广泛，已经成为各种电子设备中不可缺少的基本部件。随着电子技术向数字化方向发展，需要采用数字方式实现信号的锁相处理。因此，对全数字锁相环的研究和应用得到了越来越多的关注。虽然锁相环(PLL)技术已经有了半个多世纪的发展，但是其应用领域也在不断扩大，随着高新科技的发展，使得它的性能需要不断地改进和提高，因此，锁相环的设计与分析也成立集成电路设计者的热点。设计者们也不断提出了新的锁相环结构[1-3]，以适应不同场合的需求。
锁相环技术
PLL(Phase Locked Loop)锁相环 锁相环的基本组成 PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路，简称锁相环（PL L,Phase-Locked Loop）。锁相环的特点是：利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。锁相环通常由鉴相器（PD,Phas e Detector）、环路滤波器（LF,Loop Filter）和压控振荡器（VCO,Voltage Control led Oscillator）三部分组成，锁相环组成的原理框图如图所示。 PLL原理框图 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相位差，并将检测出的相位差信号转换成uD（t）电压信号输出，该信号经低通滤波器滤波后形成压控振荡器的控制电压uC（t），对振荡器输出信号的频率实施控制。 锁相环的工作原理 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。P LL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件 板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同
锁相放大器技术详解
https://www.wendangku.net/doc/7417814889.html,/st1272/article_22104.html 锁相放大器采用在无线电电路中已经非常成熟的外差式振荡技术，把被测量的信号通过频率变换的方式转变成为直流。 在外差式振荡技术中被称为本地振荡（Local Oscillation）的、用于做乘法运算的信号，在锁相放大器中被称为参照信号，是从外面输入的。锁相放大器能够（从被测量信号中）检测出与这个参照信号频率相同的分量。在被测量的信号里所包含的各种信号分量中，只有与参照信号频率相同的那个分量才会被转换成为直流，因而才能够通过低通滤波器（LPF）。其他频率的分量因为被转换成为频率不等于零的交流信号，所以被低通滤波器（LPF）滤除。在频率域中，如下图所示。 锁相放大器对于噪声的抑制能力，是由上图中低通滤波器（LPF）的截止频率来确定的。例如，在测量10kHz的信号时，如果使用1mHz的低通滤波器（LPF），那么就等效于在使用10kHz±1mHz的带通滤波器时的噪声抑制能力。如果换算成为Q值，就相当于5×106。要想真正制造这样高的Q值的带通滤波器，那是不可能的。但是，使用锁相放大器，这就很容易实现了。 如同前面所解说的那样，在使用通频带非常狭窄的带通滤波器（BPF）时，如果其中心频率与被测量信号的频率有所偏离，那么就会产生测量误差，最糟糕的情况下可能会把被测量信号也滤除了。 与这种情况相比较，对于锁相放大器来说，即使低通滤波器的截止频率多少有些偏离，只要还能够让直流通过，那么对测量结果也不会有大的影响。与带通滤波器相比较，锁相放大器更容易实现通频带非常狭窄的低通滤波器，不管通频带多么狭窄都能实现。由此可见，锁相放大器具有强大的能力从噪声中检测出被掩埋的信号。 那么，实际的锁相放大器又是什么样的呢？ ■使用PSD（相敏检波器）作为乘法器。
集成锁相环及其相关3
集成锁相环及其相关 (三) 上面的几节课我们研究了电荷泵锁相环的动态特性。也提到了由于不同的电路结构所导致的锁相环的VCO输出的相位抖动，在本课的开头我们首先讨论这些相位抖动对锁相环路的影响。 D.锁相环中的抖动现象 d.1相位抖动，和抖动变化速率 在很多应用中锁相环对抖动的响应都是非常重要的。我们首先描述抖动的概念及抖动的变化率。 如下图所示，严格的周期性波形，x1（t），包含的过零点在时间轴上间隔相等。现在考虑近似周期性的信号x2（t），其周期有微小的变化，使得过零点偏离了其理想位置。 我们说后者的波形存在相位抖动，分别画出这两个波形的总相位
Φtot；和两个总相位的差：剩余相位Φex，我们可以看到，抖动表现为这个相位差值的随时间的变化。在这里，我们忽略基频以上的各次谐波的分量，描述x1（t），和x2（t）我们可以写出：x1（t）＝A×cos（ωt）和 x2（t）＝A×cos（ωt＋Φn（t）） 其中Φn（t）表示相位的抖动变化，Φn（t）也被称之为相位噪声。 在实际的应用中，抖动的变化速率也很重要。考虑如下图所示的两个有抖动的波形。 第一个信号y1（t），表现为慢抖动特性，因为从一个周期到下一个周期，它的瞬间频率变化很慢。第二个信号y2（t），表现出快抖动特性。相位变化率的快慢可以从这两个波形的剩余相位曲线明显看出。
d.2锁相环输入信号和输出信号之间相位抖动的低通关系 在实际的锁相环中，存在两种可能的相位抖动现象．输入信号自身的抖动、以及前面几节课中我们提到的VCO自身产生的抖动。我们下面来研究每一种情况．假设输人和输出波形可表达为：xin（t）＝A×cos（ωt+Φin(t)）和 xout（t）＝A×cos（ωt+Φout(t)） 原来我们提到过电荷泵锁相环CPPLL的线性模型, 推导出这个模型，的开环传递函数为： 因为环路传递函数在原点处有两个极点，这种环又被称之为II类锁相环；原来的那种单极点的简单环路称之为I类环路。 简单的I型和II型锁相环的传输函数都具有低通特性，如果Φin（t）变化很快，那么Φout（t）不能完全跟上变化。也就是说: l 输人的慢抖动可以传递和影响到到VCO的输出的相位抖动；l 而较为快速的抖动却衰减了，而不会影响到VCO的输出抖动因此我们可以说，锁相环对Φin（t）具有低通滤波作用。参见
锁相放大器原理
如何测量被噪声埋没了的信号？ 在测量各种物理量（温度、加速度等）时，用传感器将其变换成为电信号，然后输入到分析仪器（测量仪器）中去。但是，仅想获得必要的信号是很难做到的。通常是连不必要的信号（也就是噪声）也一起被测量了。在各种情况下，噪声都有可能混进来。 噪声并不仅限于电信号，也有包含在被测量的物理量中的情况。另外，根据不同场合，也出现噪声强度远远高出所需要的目的信号电平的情况。想要测量的信号越微弱，那么噪声就相对地越大。 在这里，让我们来看一下用交流电压表来测量不同电平的1kHz 的正弦波信号的结果。 在信号上叠加了0.1Vmrs 的白噪声。“毫伏计”是一般的交流电压表，“锁相放大器”是一种专门测量微小信号的（特殊的）交流电压表。 信号电平 （正弦波信号） 波 形 （叠加了噪声的波形） 毫伏计的 测量结果 锁相放大器的 测量结果 1Vrms 1Vrms 0.999Vrms 100mVrms 140mVrms 99mVrms
1mVrms 105mVrms 1.01mVrms 0.1mVrms 105mVrms 0.107mVrms 毫伏计也同时测量噪声。即使用数字万用表（DMM ）来测量，也会得到与毫伏计相同的测量结果。 但锁相放大器，能在比目的信号（1kHz 正弦波）强1000倍的噪声中把目的信号几乎准确无误地检测出来。 在测量埋没在噪声中的信号时，使用锁相放大器最为合适。 为什么锁相放大器具有那么强的抗噪声能力？ 锁相放大器不容易受到噪声影响的原因，是因为很好地利用了噪声（白噪声）与目的信号（正弦波）之间在性质上的差别。 在这里，我们一方面整理白噪声的性质和正弦波的性质，一方面解说为什么锁相放大器会具有很强的噪声抑制能力。 噪声的性质 ■平坦的频谱 在宽阔的频率范围内，该信号具有几乎相同的频谱。信号的瞬时电平成为预测不到的随机的值。
心电图机走纸控制电路原理
心电图机走纸控制电路原理 ECG-651l型心电图机是目前国内各级医院使用量最多的一款机型。发现该机走纸控制电路是最易发生故障的部分之一，现将本机型的走纸控制电路原理的详细分析呈给同行。该电路由纸速转换电路马达转速控制脉冲产生电路和锁相环稳速控制电路组成。 l 纸速转换电路 走纸速度转换电路由转换开关SW213、SW214和RS触发器IC208A、IC208B以及控制门IC205B、IC205D组成。当整机通电后，初始化电路送出一个正脉冲首先加在IC208的输入端第8脚上，将触发器IC208A的输出端第9脚触发置零。此时IC205B或非门的第8脚也为低电平，使IC209第6脚送来的脉冲信号能顺利通过这个或非门，然后和IC209的4脚送出的脉冲相与后由IC205第11脚输出作为纸速25mm／s的马达转速控制脉冲，脉冲频率为256Hz。由于初始化电路将IC208第9脚置零，第6脚输出必然为高电平，通过非门IC21le 的反相启动发光二极管LED224工作，使纸速显示在25mm／s的状态。当将50mm／s的纸速开关按下后，RS触发器被触发翻转；IC208第9脚输出高电平，此时将IC205B或非门封闭使其输出端第10脚输出IC205D门的第12脚为低电平控制由IC209第4脚送来的脉冲信号通过IC205D的反相，由第11脚输出作为纸速50mm／s的基准控制脉冲，脉冲频率为512Hz IC208第6脚输出的高电平还通过反向门IC211A驱动IED223点亮使纸速显示在50mm／s的状态。 走纸马达的走或停是由Q203基极电平决定的，故IC202在驱动LED214灯亮时，同时对Q203基极输送一个高电平使其截止马达即按设定的速度旋转反之则停止转动。Q203与R238和R239还起到了过流保护作用，防止因卡纸使马达损坏，在正常情况下保护电路不起作用，只有负载过重使马达电流过大时，在电阻R239上的压降足以导致Q203的导道，保护电路才起作用，走纸马达因失去驱动信号而停止工作。 2 马达转速控制脉冲产生电路 ZD201、R233、X20l、Q204和IC209组成控制脉冲产生电路，晶振器X20l产生上限频率32.768kHz的振荡信号，由稳压二极管ZD20和R233组成的稳压电路是为X201提供一个恒定的电压，以稳定振荡频率，这个振荡信号经Q204放大整形后送到分频器IC209 10脚作128或64分频后得到一个频率为256Hz或512Hz的基准频率方波脉冲由IC209第6脚输出，作为走纸速度为25mm／s或50mm／s的控制脉冲。 3 锁相环稳速控制电路 由于临床对心电图诊断的特殊要求，心电图机在记录信号时要求走纸速度十分精确，这
锁相环路的特性及其应用
锁相环路的特性及其应用 锁相环路(Phase Lock Loop，PLL)是一种自动相位控制(APC)系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号(有时也称本地振荡)，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定。实现了无频率误差的信号跟踪，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。l 锁相环路的组成与特性 1.1 锁相环路的组成锁相环路由3部分组成：鉴相器PD(Phase Detector)、环路滤波器LF(Loop Fillter)和压控振荡器VCO(Voltage-Controlled Oscillator)。组成框图： 鉴相器PD 通常鉴相器由模拟相乘器和低通滤波器组成；作用是将输入信号的相位与VCO 的输出信号相位进行比较，并比较结果转化为误差电压Ud(t)；该电压是两个信号相位差的函数。环路滤波器LF 是低通滤波器，作用是滤除误差电压Ud(t)中的高频分量后得到控制电压Uc(t)，并加给压控振荡器。压控振荡器VCO 通常由变容" target="_blank">变容二极管和电抗管等组成振荡电路；VCO的输出频率受Uc(t)的控制。当输入信号和输出信号频率相同相差恒定时，鉴相器输出中的低频分量为零，环路滤波器的输出也为零，压控振荡器的振荡频率不发生变化。如果二者的频率不一致，则鉴相器将产生低频分量，并通过环路滤波器使压空振荡器的频率发生变化。环路设计得恰当，这种变化将不断使输出信号的频率与输入信号的频率趋于一致，最终二者频率相等相位差恒定，Ud(t)，Uc(t)均为直流电压，VCO的输出频率将停止变化，环路处于“锁定”状态。当输入信号的频率发生变化时(VCO的控制范围)，VCO的输出就能跟上这个变化，实施跟踪和捕捉的过程，达到频率相等的要求。 1.2 锁相环路的基本特性正常工作时锁相环路具有以下基本特性：(1)良好的窄带特性：当环路处于锁定状态时，鉴相器输出的误差电压Ud(t)是一个能顺利通过环路滤波器的直流电压，如果此时输入信号中有干扰成分，则干扰信号与VCO的输出信号在鉴相器PD中比较所形成的误差电压受到环路滤波器的抑制(处于低通的通频带外)，于是VCO的输出信号中的干扰成分大为减少，此时环路相当于一个滤除噪声的高频窄带滤波器，其通频带可以做得很窄，如在几十兆赫兹至几百兆赫兹的中心频率上实现几赫兹至几十赫兹的窄带滤波。这种窄带滤波特性是LC，RC、石英晶体等滤波器很难达到的。(2)锁定后没有频差：在环路处于锁定状态时，环路的输出信号和输入信号的频率相等，没有剩余频差，只有剩余相位差。它比AFC系统更好地实现了频率控制，因而在自动频率控制、频率合等技术方面获得了广泛的应用。(3)自动跟踪特性：一个已经处于锁定状态的环路，当输入信号的频率稍有变化时，VCO的频率立即发生相应的变化，使输出频率与输入频率接近并最终达到相等。有时环路虽未达到锁定状态，经过自身的调节作用可以捕捉到输入信号并最终锁定。(4)易于集成化：组成锁相环路的基本部件都易于采用集成电路，随着集成技术的发展，整个环路包括一些放大元件、控制元件等均可集成在1块芯片上，目前常用的主要有L562，L565，L564，CD4046等集成锁相环。集成化可以减小设备体积、降低成本、提高设备的可靠性和稳定性，大大提高整机性能。 2 锁相环路的应用由于锁相环路性能优越，现广泛用于无线电通信技术中，可实现滤波、模拟和数字信号的调制与解调、倍频、分频、混频、频率合成等方面。 2.1 锁相倍频、分频和混频在基本锁相环路中，若将VCO的振荡频率锁定在所需要的频率上，就可进行倍频、分频和混频。(1)倍频：在反馈环路中接入一分频器，当环路处于锁定状态时，ωi=ωo／n，输出的频率ωo=nωi 为输入信号频率的n倍。。
锁相环原理及锁相环原理图
问题: 什么是锁相环（PLL）？锁相环的工作原理是什么？锁相环电路对硬件电路连接有什么要求？ 解答: 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。 通过锁相环同步多块板卡的采样时钟所需要的编程技术会根据您所使用的硬件 板卡的不同而不同。对于基于PCI总线的产品（M系列数据采集卡，PCI数字化仪等），所有的同步都是通过RTSI总线上的时钟和触发线来实现的；这时，其中一块版板卡会作为主卡并且输出其内部时钟，通过RTSI线，其他从板卡就可以获得这个用于同步的时钟信号，对于基于PXI总线的产品，则通过将所有板卡的时钟于PXI内置的10MHz背板时钟同步来实现锁相环同步的。关于更多的不同仪器的锁相环技术，请点击下面相关的连接。 锁相环原理及锁相环原理图 1．锁相环的基本组成 锁相环中的鉴相器又称为相位比较器，它的作用是检测输入信号和输出信号的相 （t）电压信号输出，该信号经低通滤位差，并将检测出的相位差信号转换成u D 波器滤波后形成压控振荡器的控制电压u （t），对振荡器输出信号的频率实施 C 控制。 2．锁相环的工作原理 （8-4-1） （8-4-2）
锁相放大器实验报告
锁相放大器实验报告 摘要：本实验利用锁相放大器对信号中的噪声进行抑制并对其进行检测，了解相关检测原理，锁相放大器的基本组成；掌握锁相放大器的正确使用方法及在检波上的应用。通过实验学会锁相放大器的使用，掌握利用锁相放大器来观察信号输入信号通道前后的幅值以及波形情况，获得相位与电压、放大倍数与电压的关系，并且通过噪声的观察知道如何消除噪声。 关键词：锁相放大器，微弱信号放大，PSD 输出波形，谐波响应 引言：随着科学技术的发展，微弱信号的检测越来越重要。微弱信号检测是利用电子学、信息论、物理学和电子计算机的综合技术。它是在认识噪声与信号的物理特性和相关性的基础上，把被噪声淹没的有用信号提取出来的一门新兴技术学科。锁相放大器就是检测淹没在噪声中微弱信号的仪器。它可用于测量交流信号的幅度和位相，有极强的抑制干扰和噪声的能力，极高的灵敏度，可检测毫微伏量级的微弱信号。锁相放大器可以理解为用噪声频带压缩的。方法，将微弱信号从噪声中提取出来。自1962年第一台锁相放大器商品问世以来，锁相放大器有了迅速发展，性能指标有了很大提高，现已被广泛应用于科学技术的很多领域。 一、实验原理： 1、 噪声 在物理学的许多测量中，常常遇到极微弱的信号。这类信号检测的最终极限将取决于测量设备的噪声，这里所说的噪声是指干扰被测信号的随机涨落的电压或电流。噪声的来源非常广泛复杂，有的来自测量时的周围环境，如50Hz 市电的干扰，空间的各种电磁波，有的存在于测量仪器内部。在电子设备中主要有三类噪声：热噪声、散粒噪声和1／f 噪声，这些噪声都是由元器件内部电子运动的涨落现象引起的。从理论上讲涨落现象永远存在，因此只能设法减少这些噪声，而不能完全消除。 2、相干检测及相敏检波器 微弱信号检测的基础是被测信号在时间上具有前后相关性的特点。相关反映了两个函数有一定的关系，如果两个函数的乘积对时间的积分不为零，则表明这两个函数相关。相关按概念分为自相关和互相关，微弱信号检测中一般都采用抗干扰能力强的互相关检测。设信号f 1(t )为被检信号V s (t )和噪声V n (t )的叠加，f 2(t )为与被检信号同步的参考信号V r (t )，二者的相关函数为： 由于噪声V n (τ)和参考信号V r (τ)不相关，故R nr (τ)=0，所以R 12(τ)=R sr (τ)。锁相放大器通过直接实现计算相关函数来实现从噪声中检测到被淹没信号。 锁相放大器的核心部分是相敏检波器(phase —sensitive detector,简称PSD)，也有称它为混频器(mixer)的，它实际上是一个乘法器。加在信号输入端的信号经滤波器和调谐放大器后加到PSD 的一个输入端。在参考输入端加一个与被测信号频率相同的正弦（或方波）信号，经触发整形和移相变成方波信号，加到PSD 的另一个输入端。 若加在PSD 上的被测信号为u i ，加在PSD 上的方波参考信号u r 幅度为1，若用傅里叶级数展开，则方波的表达式为 ()[]∑∞=++=0r r 12sin 1 21π4n t n n u ω, （n =0，1，2）。 (1) 于是PSD 的输出信号为 从式(2)可以看出，输出信号oPSD u 包含有下列各种频率分量：
锁相技术
<<频率合成技术>>报告 姓名:曹景鹏 学号:2012029040019 教师:何宗锐
报告要求: 1、锁相技术的发展历史 2、频率合成技术的应用 3、设计锁相电路 一、锁相技术的发展历史 频率源是现代电子系统的重要组成部分，被称为许多电子系统的“心脏”。在通信、雷达和导航等设备中，它既是发射机的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号发生器；在测试设备中，它可以作为标准信号源。随着现代电工电子技术的不断发展，人们对频率源的要求越来越高。性能卓越的频率源均通过频率合成技术来实现。频率合成技术，就是将一个(或多个)基准频率变换成一个(或多个)合乎质量要求的所需频率的技术。频率合成技术的理论形成于二十世纪三十年代左右，到现在大概经历了三代的发展过程。 1、第一代一直接模拟频率合成(DAFS)技术 直接模拟频率合成(Direct Analog Frequency Synthesis)技术是一种早期的频率合成技术，原理简单，易于实现。它由模拟振荡器产生参考频率源，再经谐波发生器产生一系列谐波，然后经混频、分频和滤波等处理产生大量的离散频率。根据所使用的参考频率的数目不同可分为非相关合成方法和相关合成方法两种类型。非相关合成方法使用多个晶体参考频率源，所需的各种频率分别由这些参考源提供。它的缺点在于制作具有相同频率稳定性和精度的多个晶体参考频率源既复杂又困难，而且成本很高。相关合成方法只是用一个晶体参考频率源，所需的各种频率都由它经过分频、混频和倍频后得到，因而合成器输出频率的稳定性和精度与参考源一样。直接模拟频率合成方法的优点是频率转换时间短、相位噪声低，但由于采用大量的混频、分频、倍频和滤波等模拟硬件设备，使频率合成器的体积大、成本高、结构复杂、容易产生杂散分量，大多数硬件的非线性影响难于抑制。 2、第二代——基于锁相环(PLL)的间接频率合成技术 锁相环是间接频率合成技术中的一个关键部分，它是一个负反馈环路，是一个实现相位自动锁定的控制系统，其输出信号与参考信号相位同步，简称 PLL(Phase Locked Loop)。锁相环主要由鉴相器、低通滤波器和压控振荡器三部分组成。鉴相器通过比较压控振荡器的输出信号和参考信号从而产生相位控制信号。相位控制信号通过低通滤波器后直接控制压控振荡器的输出。当输出信号与参考信号相位一致时，锁相环输出信号锁定参考信号，环路进入“锁定”状态，此时输出信号取得和参考信号一致的频率和相位。当环路已经处于锁定状态时，如果输入参考信号的频率和相位发生变化，通过环路的控制作用，压控振荡器的频率和相位能不断跟踪输入参考信号频率的变化而变化，使环路重新进入锁定状态，这种动态过程称为环路的“跟踪”过程。基于锁相环的间接频率合成技术，又称为锁相式频率合成技术，是在四十年代初根据控制理论的线性伺服环路发展起来的，它利用锁相技术实现频率的加、减、乘、除，即把一个或多个基准频率源，通过谐波发生器、混频和分频等一系列非线性器件，产生大量的谐波或组合频率，然后用锁相环把压控振荡器的频率锁定在某一组合频率上，由压控振荡器间接产生所需要的频率输出。