集成电路中的器件结构

第3章

集成电路中的器件结构

3．1 电学隔离的必要性和方法

第2章中给出了二极管、双极型晶体管和MOS场效应晶体管的截面剖图(见图2—14、图2—19和图2—31)。图中显示了这些器件的主要特征，但这种结构不能直接用于集成电路之中，在集成电路中它们的结构要复杂得多。

一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等元件，而且它们都是做在一个硅芯片上，即共有同一个硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个元器件就会通过半导体衬底相互影响和干扰，以至整个芯片无法正常工作，这是集成电路设计和制造时首先要考虑的问题。为此要引入隔离技术，然后在隔离的基础上根据电路要求把相关的各元器件端口连接起来，以实现电路的功能。

在现代集成电路技术中，通常采用以下两种电学隔离方法：①通过反向PN结进行隔离；②采用氧化物(二氧化硅)加以隔离。这两种方法能较好地实现直流隔离，其缺点是都会增加芯片面积并引入附加的电容。

现以MOS管为例说明反向PN结的隔离作用。如在一个硅片衬底上有两个N沟 MOS管，其结构与PN结的隔离作用见图3～1。

图3一l PN结隔离作用

在每个N沟MOS管的源与衬底之间加一负偏压或将两者直接短路后接地，就可防止电流流向衬底。同时由于两管的漏端总是处于正电压，漏与衬底结处于反向，沟道与衬底之间也形成一反向结，因此两个MOS管之间在电学上也就被隔离。

这是MOS场效应晶体管在结构上的一个固有优点，即可以利用MOS管本身的PN结实现隔离而不需增加新的PN结。

对于双极型晶体管常采用氧化物隔离方法，即在形成三极管区域的四周构筑一隔离环，该隔离环为二氧化硅绝缘体，因而集成电路中的各个三极管之间，以及各三极管与其他元件(如电阻、电容等)之间是完全电隔离的。氧化物隔离的示意图见图3—2。图中有两个三极管，每个三极管四周被二氧化硅所包围，因而这两个三极管在电学上完全被隔离，其横截面图将示于3．3节中的图3—5。

3．2二极管的结构

用于集成电路中的二极管，其制作步骤和实际结构示于图3—3。

图3-3集成电路中二极管的制作步骤

在集成电路中，要求二极管的两个引出端(P端和N端)必须在芯片的上方引出(而不是像图2—14那样，N端在下方引出)，此外还要考虑二极管与芯片中其他元器件的隔离。为此先在P型衬底材料上通过外延生长得到一层很薄的N型外延层(如图3—3(a)所示)，然后在指定的区域进行P型杂质扩散，形成N型“岛”(如图3—3(b)所示)，同时形成 PN结隔离区，二极管就在此N型“岛”内制作。再形成P型区(如图3—3(c)所示)，P型区与N型外延层形成PN结。最后形成N＋型区，N＋型区是为了得到与N型外延层的欧姆连接。由金属铝作为引出端的一个完整的二极管结构示于图3～3(d)。

3．3双极型晶体管的结构

图2—19那种简单的三极管结构是无法用于集成电路中的，如果有两个三极管同时制作在一个芯片上，那它们的收集极就相连了。为此要对这种三极管结构作重大的修改。．

首先是在三极管的下方形成一PN结，使收集极与衬底隔离。对于NPN三极管，采用P型硅片衬底。用外延生长方法先形成一薄的N型外延层，三极管本身就制作在这一薄外延层上。制作时先在指定的区域进行P型杂质扩散，形成P型基区；再在基区内指定的区域进行N型杂质扩散，形成N＋型发射区。其截面图见图3—4。

图3-4用PN结隔离三极管与衬底

其次是设法用氧化物(二氧化硅)把每一个三极管包围起来，将各个三极管在横向上相互隔离起来，这示于图3—5。

图3-5两个完全隔离的NPN三极管

但这样的结构仍然存在缺点，由于收集极电流必须横向流过外延层才能到达收集极，而收集区有一个很大的串联电阻，因而三极管的电学特性很差。为了减小这一收集区电阻，必须增加两个N+型区。一个是称为“埋层”的N＋型层，它在外延层生长前就设法在 P型衬底上形成，其目的是减小收集区的横向电阻。另一个是在收集极接触处下面形成一N+型区，以减小收集极串联电阻，通常这一步是与N＋发射区同时形成的。具有埋层结构的NPN双极型晶体管见图3—6。

当然对于双极型晶体管也可以采用PN结环实现隔离，如图3—7所示。从图中可以看出，一个重掺杂的P+环围绕此NPN三极管，该P＋环一直深入到P型衬底区，因而可

图3-6具有埋层结构的NPN双极型晶体管

图3-7采用PN结环隔离的NPN双极型晶体管

以同时实现横向和纵向的PN结隔离。但是PN结隔离环的宽度要比氧化物环宽，而且电容量也较大，所以近年来已不常使用。

另一种隔离技术称为槽隔离(trench isulation)。它是在三极管的四周通过腐蚀方法形成一个槽环，槽的内壁生长出一薄氧化层，再填充进多晶硅。此方法的优点是槽环所占面积较小，但制造工艺较复杂，成本较高，只在某些要求较高的电路中使用。

为减小尺寸而改进得到的较完善的三极管结构示于图3—8。在这种改进结构中，首先在基区与收集区之间插入氧化层，以防止两者非常靠近时的相互影响。该氧化层的存在还使基区与收集极区金属接触的位置不再要求非常严格的定位，从平面设计上，基区与发射区也可以延伸到P型基区的边缘，而不再需要留有间隙(与图3—6相比)。经改进后采用氧化物隔离的三极管尺寸可以小于10 μm x10μm。

图3-8一种较完善的NPN双极型晶体管结构

3．4 MoS场效应晶体管的结构

3．4．1 场氧化层的作用

在3．1节中谈到，MOS管可以利用自身的PN结实现电学隔离。但如果在两个 MOS管之间有一金属导线通过，那就会形成一寄生MOS管，如图3—9所示。

该金属导线被认为是此寄生MOS管的栅极，两端为源区和漏区。如果此寄生MOS管偶然处于开启状态而引起了漏源电流，即使这一电流很小也会使整个电路功能发生混乱。为了防止这一现象的发生，在各MOS管之间设法生长出一比较厚的二氧化硅层，使它们在横向上完全隔离，见图3—10。我们常称此二氧化硅层为场氧化层(field oxide layer)。这一较厚氧化层的存在，使寄生MOS管的阈值电压升高了。寄生MOS管的阈值电压可设计成高于电路中的电源电压，由于通常电路中金属导线上的电压不会大于电源电压，所以此寄生MOS管就永远处于关闭状态，因而起到横向隔离作用。

MOS管本身所处的区域称为有效区，其四周为场氧化区。MOS管的漏极和源极的金属接触在有效区内，栅极的金属接触则可在有效区外，三者的金属连线在场氧化层上通过。一个完整的N沟MOS管结构的截面图和顶视图见图3—11。

图3一11 N沟MOS管结构的截面图和顶视图

3。4．2 CMOS电路的结构

一种既包含N沟MOS管又包含P沟MOS管的电路称为互补型MOS电路(complementary MOS)，简称CMOS电路。为了使两种不同类型的MOS管做在同一硅片衬底上，就先要在硅衬底上形成一N阱(N-well)或P阱(P-well)。

现以N阱为例，P沟MOS管应设法制作在N阱中，而N沟MOS管则应直接制作在衬底上，如图3—12所示。

图3—12 N阱CMOS的原理图

如果在硅片衬底上先形成P阱，则N沟MOS管制作在P阱中，而P沟MOS管直接制作在衬底上。近代的cMOs电路也有采用双阱工艺的，即在衬底的高阻率的外延层上分别形成P阱和N阱，然后N沟MOS管和P沟MOS管就分别制作在P阱和N阱中。

采用场氢化屡隔离的CMOS电路结构示于图3—13。

图3-13采用场氧化层隔离的CMOS电路结构

3．5电阻的结构

一般在集成电路中很少使用电阻，特别是在MOS电路中，即使需要也用MOS管来代替。但在某些集成电路中，例如双极型电路中还需要采用电压与电流具有线性关系的电阻。对于双极型电路中的电阻，它的制作过程可与双极型晶体管的制作同时进行，并利用双极型晶体管中的某一层来形成电阻，如图3—14所示。从图中可看出，这是利用NPN晶体管的P型基区扩散层作为电阻，因为P型层的电阻率比较易于得到所要求的电阻值(电阻值限于10 kΩ以下)。在P型层的两端有该电阻的连接端(图中的A和B)。在纵向方向仍采用PN结隔离，横向方向则利用氧化物隔离。但这样得到的电阻，其电阻的绝对值较难以控制。为得到精确的电阻值，常利用多晶硅薄膜来制作电阻。该多晶硅薄膜是通过“淀积”方法沉积在二氧化硅的上面，其面积和厚度都需精确控制，因而工艺复杂度增加，一般只在特殊需要时才采用这一方法。

图3-14双极型电路中的电阻

3．6电容的结构

集成电路中的电容可以利用反向偏置时的PN结电容来获得。但这样的电容，其电容量是反向偏压的函数，因而电容值会随电压而变化，比较好的方法是利用金属与扩散区、多晶硅与金属、两层多晶硅或两层金属之间形成的平行板电容来构成电容。一种利用金属与扩散区形成的平板电容示于图3—15。上电极为金属铝，下电极为扩散N＋层，两平板之间的介质为二氧化硅层。

图3—15金属与扩散区形成的电容

(a)工艺复合图； (b)横截面图

通常这种电容器所占面积较大，一个100 pF的电容在芯片上所占的面积往往要超过100个晶体管所占的面积，因而在集成电路中，实现电容的相对成本与用分立元件实现电容时的相对成本是不同的。一般地，在集成电路中，电容的成本要高于电阻，电阻的成本要高于晶体管，因此，在集成电路的设计中应尽可能地避免采用电阻和电容这类元件。

3．7接触孔、通孔和互连线

为了使各类器件的端口能够被引出，在集成电路制造时需在表面的二氧化硅层上指定的位置处开出一个孔，这个孔称之为接触孔(contact)。这个孔位置处的硅被暴露出来后，直接淀积上金属层，使金属与硅直接接触形成欧姆接触。

另一种孔称为通孔(via)，用于多层金属连线之间的直接连通。它是在两层金属之间的绝缘层上开出一个孔，在淀积上一层金属连线时，使金属物进入孔中而使上下两层金属连线连接。

棒触孔与通孔的示意图见图3—16。

图3-16接触孔与通孔的示意图

集成电路中的互连线通常采用金属线，如铝线或含有少量硅的铝线，近年也采用铜来作为互连线。除了金属互连线外，有时也用多晶硅作为互连线，但因多晶硅的电阻率较高，所以只能作为短距离互连之用。

3．3 MOS电容

MOS电容分两类：一类是参与运算的专门制作的MOS电容，例如开关电容网络中的积分电容和等效电阻用电容，这类电容要求电容值相对准确而稳定；另一类是MOS管极间电容和寄生电容，这类电容越小越好，大了会影响电路的带宽、工作速度或造成运算误差。3．3．1用作单片电容器的Mos器件特性．

专门使用MOs电容的器件相当于二端器件，如图3—12所示。其中，图3—12(a)为 MOS 电容结构，多晶硅和N+扩散区构成电容器CAB的两极，二氧化硅(Si02)为绝缘层。图3—12(b)中，Cp为N+区与衬底之间的寄生电容。

图3—12单片MOS电容器结构

a)单片MOS电容器结构；(b)MOS电容模型

单位面积电容Cox为

r1 E01~si02

h‘一、=-总的MOS电容为

CAB一吒·Ⅳ·L=Co~AG (3—21)其中，Ac一Ⅳ·L为MOS电容的面积，￡。。为氧化层厚度。

例如，t。一100 nm，￡0ssio。=3．46×10-1’F／m，那么

Cox：—3．—46—X_1再0-j'I—F／m一3．46×10一‘pF／弘m2

100×10。m …。…。“因此，要获得一个C=34．6 pF的MOS电容，需要硅片面积为10μm2，相当于25只晶体管的面积。由此可知，要获得一个比较大的MOS电容是比较困难的。3．3．2 MoS管的极间电容和寄生电容

MOS管的极间电容存在于4个端子中的任意两端之间，这些电容的存在影响了器件和电路的高频交流特性。如图3—13所示，这些电容包括以下几部分：

(1)栅极和沟道之间的氧化层电容C1＝Cox·AG=Cox·L。

(2)衬底和沟道之间的耗尽层电容C。。

(3)多晶硅栅与源、漏之间交叠而形成的电容C3、C4。

(4)源、漏与衬底之间的结电容C5、C6。

图3—13 MOS管的栅电容及寄生电容

(口)结构图；(6)等效电路

对于栅电容C1，随着Uas从负向正变化，其电容的变化规律如图3—14所示。当Ucs为负时，将衬底中的空穴吸引到氧化层界面，我们称此处为“积累区”。随着Ucs负压变小，界面空穴密度下降，在氧化

层下开始形成耗尽层，器件进入弱反型状态。总电容为Cox与cdep的串联电容，总电容减小。随着Ucs为正且进一步加大超过UTH时，器件进入强反型层状态，导电沟道出现，Cox本不变。

例如，t。一100 nm，￡0ssio。=3．46×10-1’F／m，那么

Cox：—3．—46—X_1再0-j'I—F／m一3．46×10一‘pF／弘m2

100×10。m …。…。“因此，要获得一个C=34．6 pF的MOS电容，需要硅片面积为10μm2，相当于25只晶体管的面积。由此可知，要获得一个比较大的MOS电容是比较困难的。3．3．2 MoS管的极间电容和寄生电容

MOS管的极间电容存在于4个端子中的任意两端之间，这些电容的存在影响了器件和电路的高频交流特性。如图3—13所示，这些电容包括以下几部分：

(1)栅极和沟道之间的氧化层电容C1＝Cox·AG=Cox·L。

(2)衬底和沟道之间的耗尽层电容C。。

(3)多晶硅栅与源、漏之间交叠而形成的电容C3、C4。

(4)源、漏与衬底之间的结电容C5、C6。

图3—13 MOS管的栅电容及寄生电容

(口)结构图；(6)等效电路

对于栅电容C1，随着Uas从负向正变化，其电容的变化规律如图3—14所示。当Ucs为负时，将衬底中的空穴吸引到氧化层界面，我们称此处为“积累区”。随着Ucs负压变小，界面空穴密度下降，在氧化层下开始形成耗尽层，器件进入弱反型状态。总电容为Cox与cdep的串联电容，总电容减小。随着Ucs为正且进一步加大超过UTH时，器件进入强反型层状态，导电沟道出现，Cox本不变。

图3—14 MOS栅电容与UGS关系曲线

为了减小电容，可将一个尺寸较大的管子改为两个尺寸较小的管子，并联成“折叠”结构，在W/L 的情况下有利于减小结电容，如图3—15所示。

图3一15"折叠”结构可减小结电容

(a)尺寸大的MOS管}(b)折叠结构的MOS管

3．4 MOS管的Spice模型参数

目前许多数模混合计算机仿真软件的内核都是Spice。计算机仿真(模拟)的精度很大程度上取决于器件模型参数的准确性和算法的科学先进性。了解Spice模型参数的含义对于正确设计集成电路是十分重要的。表3—2给出MOS管的Spice主要模型参数的符号·、含义和O．5 dm工艺的参数典型值.

t 典型值(0.5肛m工艺) 符号单位含义

NMOS PMOS

L gm 沟道长度

W pm 沟道宽度

AS、AD um2 源、漏面积

PS、PD、PD μm 源、漏周长

RS、RD、RD Ω源、漏电阻

RSH Ω源、漏薄层电阻

CJ F／m。单位面积零偏衬底结电容(源／漏结电容) O．56×10～。O．94×10一。

MJ CJ公式中的幂指数 0.45 O．5

cJSW F／m 单位长度源／漏侧壁结电容0.35×10一“

MJSW CJSW中的幂指数 O．2 O．3

CGBO、CGSO、

·F／m 栅一衬底、栅一源、栅一漏交迭电容O．4×10一。0.3×10～0

CGDO

集成电路材料、结构与理论

分类材料电导率 导体铝、金、钨、铜等105S ·cm -1 第二章IC 制造材料、结构与理论 2.1 集成电路材料 1 半导体硅、锗、砷化镓、 磷化铟等10-9~102S ·cm -1 绝缘体SiO 2、SiON 、Si 3N 4等10-22~10-14S ·cm -1IC 的衬底材料----构建复杂的材料系统、固态器件、集成电路 IC 的基本元件是依据半导体特性构成的

半导体特性： 掺入杂质可改变电导率---制造不同的半导体材料 热敏效应---热敏器件、热稳定性下降 光电效应---光敏电阻、光电晶体管、光电耦合器 注入电流----发光，可制造发光二极管和激光二极管。 2

2.1.1 硅(Si) ?基于硅的多种工艺技术： 双极型晶体管（BJT ） 结型场效应管（J-FET ）3P 型、N 型MOS 场效应管 双极CMOS （BiCMOS ） ?来源丰富、技术成熟、集成度高、晶圆尺寸大、芯片速度快、价格低廉?占领了90％的IC 市场

2.1.2 砷化镓(GaAs) ?具有更高的载流子迁移率， 和近乎半绝缘的电阻率 能工作在超高速超高频 4 ?GaAs 的优点: 电子迁移率高，f T 达150GHz ，毫米波、超高速电路 导带价带位置—电子空穴直接复合--可制作发光器件LED\LD\OEIC—光纤数字传输禁带宽度—载流子密度低--更高的温度/更好的抗辐射性能 兼顾速度与功耗，在微米毫米波范围内GaAs IC 处于主导地位 ?GaAs IC 的三种有源器件: MESFET, HEMT 和HBT

2.1.3磷化铟(InP) ?能工作在超高速超高频 ?三种有源器件: MESFET, HEMT和HBT ?电子空穴直接复合—发光器件、OEIC ?GaInAsP/InP系统发出激光波长0.92-1.65um 覆盖了玻璃光纤的最小色散（1.3um）和最小衰减 （1.55um）的两个窗口，广泛应用于光纤通信系统中。 ?技术不够成熟 5

集成电路工艺流程

集成电路中双极性和CMOS工艺流程 摘要：本文首先介绍了集成电路的发展，对集成电路制作过程中的主要操作进行了简要 讲述。双极性电路和MOS电路时集成电路发展的基础，双极型集成电路器件具有速度高、驱动能力强、模拟精度高的特点，但是随着集成电路发展到系统级的集成，其规模越来越大，却要求电路的功耗减少，而双极型器件在功耗和集成度方面无法满足这些方面的要求。CMOS电路具有功耗低、集成度高和抗干扰能力强的特点。文章主要介绍了双极性电路和CMOS电路的主要工艺流程，最后对集成电路发展过程中出现的新技术新工艺以及一些阻 碍集成电路发展的因素做了阐述。 关键词：集成电路，双极性工艺，CMOS工艺 ABSTRACT This paper first introduces the development of integrated circuits, mainly operating in the process of production for integrated circuits were briefly reviewed. Bipolar and MOS circuit Sas the basis for the development of integrated circuit. Bipolar integrated circuits with high speed, driving ability, simulated the characteristics of high precision, but with the development of integrated circuit to the system level integration, its scale is more and more big.So, reducing the power consumption of the circuit is in need, but bipolar devices in power consumption and integration can't meet these requirements. CMOS circuit with low power consumption, high integration and the characteristics of strong anti-interference ability. This paper mainly introduces the bipolar circuit and CMOS circuit the main technological process.finally, the integrated circuit appeared in the process of development of new technology and new technology as well as some factors hindering the development of the integrated circuit are done in this paper. KEY WORDS integrated circuit, Bipolar process, CMOS process

集成电路版图复习课答案总结

1、描述集成电路工艺技术水平的五个技术指标及其物理含义 ⑴集成度(Integration Level)：以一个IC芯片所包含的元件(晶体管或门/数)来衡量，（包括有源和无源元件）。 ⑵特征尺寸 (Feature Size) /（Critical Dimension）：特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道几何长度)，也可定义为最小线条宽度与线条间距之和的一半。 ⑶晶片直径(Wafer Diameter)：当前的主流晶圆的尺寸为12寸(300mm)，正在向18寸(450mm)晶圆迈进。 ⑷芯片面积(Chip Area)：随着集成度的提高，每芯片所包含的晶体管数不断增多，平均芯片面积也随之增大。 ⑸封装（Package）：指把硅片上的电路管脚，用导线接引到外部接头处，以便于其它器件连接。封装形式是指安装半导体集成电路芯片用的外壳。 2、简述集成电路发展的摩尔定律。 集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小倍，这就是摩尔定律。当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍 3、集成电路常用的材料有哪些？ 集成电路中常用的材料有三类：半导体材料，如Si、Ge、GaAs?以及InP?等；绝缘体材料，如SiO2、SiON?和Si3N4?等；金属材料，如铝、金、钨以及铜等。

4、集成电路按工艺器件类型和结构形式分为哪几类，各有什么特点。 双极集成电路：主要由双极晶体管构成（NPN型双极集成电路、PNP型双极集成电路）。优点是速度高、驱动能力强，缺点是功耗较大、集成度较低。 CMOS集成电路：主要由NMOS、PMOS构成CMOS电路，功耗低、集成度高，随着特征尺寸的缩小，速度也可以很高。 BiCMOS集成电路：同时包括双极和CMOS晶体管的集成电路为BiCMOS集成电路，综合了双极和CMOS器件两者的优点，但制作工艺复杂。 5、解释基本概念: 微电子、集成电路、集成度、场区、有源区、阱、外延 微电子：微电子技术是随着集成电路，尤其是超大型规模集成电路而发展起来的一门新的技术。微电子技术包括系统电路设计、器件物理、工艺技术、材料制备、自动测试以及封装、组装等一系列专门的技术，微电子技术是微电子学中的各项工艺技术的总和。微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路、电路及微电子系统的电子学分支。 集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能。 集成度：集成电路的集成度是指单块芯片上所容纳的元件数目。

集成电路制造工艺原理

集成电路制造工艺原理 课程总体介绍： 1．课程性质及开课时间：本课程为电子科学与技术专业（微电子技术方向和光电子技术方向）的专业选修课。本课程是半导体集成电路、晶体管原理与设计和光集成电路等课程的前修课程。本课程开课时间暂定在第五学期。 2．参考教材：《半导体器件工艺原理》国防工业出版社 华中工学院、西北电讯工程学院合编《半导体器件工艺原理》（上、下册） 国防工业出版社成都电讯工程学院编著 《半导体器件工艺原理》上海科技出版社 《半导体器件制造工艺》上海科技出版社 《集成电路制造技术-原理与实践》 电子工业出版社 《超大规模集成电路技术基础》电子工业出版社 《超大规模集成电路工艺原理-硅和砷化镓》 电子工业出版社 3．目前实际教学学时数：课内课时54学时 4．教学内容简介：本课程主要介绍了以硅外延平面工艺为基础的，与微电子技术相关的器件（硅器件）、集成电路（硅集成电路）的制造工艺原理和技术；介绍了与光电子技术相关的器件（发光器件和激光器件）、集成电路（光集成电路）的制造工艺原理，主要介绍了最典型的化合物半导体砷化镓材料以及与光器件和光集成电路制造相关的工艺原理和技术。 5．教学课时安排：(按54学时) 课程介绍及绪论2学时第一章衬底材料及衬底制备6学时 第二章外延工艺8学时第三章氧化工艺7学时第四章掺杂工艺12学时第五章光刻工艺3学时第六章制版工艺3学时第七章隔离工艺3

学时 第八章表面钝化工艺5学时 第九章表面内电极与互连3学时 第十章器件组装2学时 课程教案: 课程介绍及序论 （2学时） 内容： 课程介绍： 1 教学内容 1.1与微电子技术相关的器件、集成电路的制造工艺原理 1.2 与光电子技术相关的器件、集成电路的制造 1.3 参考教材 2教学课时安排 3学习要求 序论： 课程内容： 1半导体技术概况 1.1 半导体器件制造技术 1.1.1 半导体器件制造的工艺设计 1.1.2 工艺制造 1.1.3 工艺分析 1.1.4 质量控制 1.2 半导体器件制造的关键问题 1.2.1 工艺改革和新工艺的应用 1.2.2 环境条件改革和工艺条件优化 1.2.3 注重情报和产品结构的及时调整 1.2.4 工业化生产 2典型硅外延平面器件管芯制造工艺流程及讨论 2.1 常规npn外延平面管管芯制造工艺流程 2.2 典型pn隔离集成电路管芯制造工艺流程 2.3 两工艺流程的讨论 2.3.1 有关说明 2.3.2 两工艺流程的区别及原因 课程重点：介绍了与电子科学与技术中的两个专业方向（微电子技术方向和光电子技术方向）相关的制造业，指明该制造业是社会的基础工业、是现代化的基础工业，是国家远景规划中置于首位发展的工业。介绍了与微电子技术方向相关的分离器件（硅器件）、集成电路（硅集成电路）的制造工艺原理的内容，指明微电子技术从某种意义上是指大规模集成电路和超大规模集成电路的制造技术。由于集成电路的制造技术是由分离器件的制造技术发展起来的，则从制造工艺上看，两种工艺流程中绝大多数制造工艺是相通

集成电路中的器件结构

第3章集成电路中的器件结构 3．1 电学隔离的必要性和方法 第2章中给出了二极管、双极型晶体管和MOS场效应晶体管的截面剖图(见图2—14、图2—19和图2—31)。图中显示了这些器件的主要特征，但这种结构不能直接用于集成电路之中，在集成电路中它们的结构要复杂得多。 一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等元件，而且它们都是做在一个硅芯片上，即共有同一个硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个元器件就会通过半导体衬底相互影响和干扰，以至整个芯片无法正常工作，这是集成电路设计和制造时首先要考虑的问题。为此要引入隔离技术，然后在隔离的基础上根据电路要求把相关的各元器件端口连接起来，以实现电路的功能。 在现代集成电路技术中，通常采用以下两种电学隔离方法：①通过反向PN结进行隔离；②采用氧化物(二氧化硅)加以隔离。这两种方法能较好地实现直流隔离，其缺点是都会增加芯片面积并引入附加的电容。 现以MOS管为例说明反向PN结的隔离作用。如在一个硅片衬底上有两个N沟 MOS管，其结构与PN结的隔离作用见图3～1。 图3一l PN结隔离作用 在每个N沟MOS管的源与衬底之间加一负偏压或将两者直接短路后接地，就可防止电流流向衬底。同时由于两管的漏端总是处于正电压，漏与衬底结处于反向，沟道与衬底之间也形成一反向结，因此两个MOS管之间在电学上也就被隔离。 这是MOS场效应晶体管在结构上的一个固有优点，即可以利用MOS管本身的PN结实现隔离而不需增加新的PN结。 对于双极型晶体管常采用氧化物隔离方法，即在形成三极管区域的四周构筑一隔离环，该隔离环为二氧化硅绝缘体，因而集成电路中的各个三极管之间，以及各三极管与其他元件(如电阻、电容等)之间是完全电隔离的。氧化物隔离的示意图见图3—2。图中有两个三极管，每个三极管四周被二氧化硅所包围，因而这两个三极管在电学上完全被隔离，其横截面图将示于3．3节中

电子元件基础认识第三章：各种集成电路简介

电子元件基础认识第三章：各种集成电路简介 电子元件基础认识(三) ［作者：华益转贴自：本站原创点击数：7832 更新时间：2005-3-27 文章录入：华益］ 第三章：各种集成电路简介 第一节三端稳压IC ? ? 电子产品中常见到的三端稳压集成电路有正电压输出的78××系列和负电压输出的79××系列。故名思义，三端IC是指这种稳压用的集成电路只有三条引脚输出，分别是输入端、接地端和输出端。它的样子象是普通的三极管，TO-220的标准封装，也有9013样子的TO-92封装。 ? ? 用78/79系列三端稳压IC来组成稳压电源所需的外围元件极少，电路内部还有过流、过热及调整管的保护电路，使用起来可靠、方便，而且价格便宜。该系列集成稳压IC型号中的78或79后面的数字代表该三端集成稳压电路的输出电压，如7806表示输出电压为正6V，790 9表示输出电压为负9V。 ? ? 78/79系列三端稳压IC有很多电子厂家生产，80年代就有了，通常前缀为生产厂家的代号，如TA7805是东芝的产品，AN7909是松下的产品。（点击这里，查看有关看前缀识别集成电路的知识） ? ? 有时在数字78或79后面还有一个M或L，如78M12或79L24，用来区别输出电流和封装形式等，其中78L调系列的最大输出电流为10 0mA， 78M系列最大输出电流为1A，78系列最大输出电流为1．5A。它的封装也有多种，详见图。塑料封装的稳压电路具有安装容易、价格低廉等优点，因此用得比较多。 79系列除了输出电压为负。引出脚排列不同以外，命名方法、外形等均与78系列的相同。 ? ? 因为三端固定集成稳压电路的使用方便，电子制作中经常采用，可以用来改装分立元件的稳压电源，也经常用作电子设备的工作电源。电路图如图所示。 ? ? 注意三端集成稳压电路的输入、输出和接地端绝不能接错，不然容易烧坏。一般三端集成稳压电路的最小输入、输出电压差约为2V，否则不能输出稳定的电压，一般应使电压差保持在4-5V，即经变压器变压，二极管整流，电容器滤波后的电压应比稳压值高一些。 ? ? 在实际应用中，应在三端集成稳压电路上安装足够大的散热器（当然小功率的条件下不用）。当稳压管温度过高时，稳压性能将变差，

教你认识如何看懂集成电路的线路图

教你认识如何看懂集成电路的线路图 集成电路应用电路图功能集成电路应用电路图具有下列一些功能： ①它表达了集成电路各引脚外电路结构、元器件参数等，从而表示了某一集成电路的完整工作情况。 ②有些集成电路应用电路中，画出了集成电路的内电路方框图，这时对分析集成电路应用电路是相当方便的，但这种表示方式不多。 ③集成电路应用电路有典型应用电路和实用电路两种，前者在集成电路手册中可以查到，后者出现在实用电路中，这两种应用电路相差不大，根据这一特点，在没有实际应用电路图时可以用典型应用电路图作参考，这一方法修理中常常采用。 ④一般情况集成电路应用电路表达了一个完整的单元电路，或一个电路系统，但有些情况下一个完整的电路系统要用到两个或更多的集成电路。 .集成电路应用电路特点集成电路应用电路图具有下列一些特点： ①大部分应用电路不画出内电路方框图，这对识图不利，尤其对初学者进行电路工作分析时更为不利。 ②对初学者而言，分析集成电路的应用电路比分析分立元器件的电路更为困难，这是对集成电路内部电路不了解的原缘，实际上识图也好、修理也好，集成电路比分立元器件电路更为方便。 ③对集成电路应用电路而言，大致了解集成电路内部电路和详细了解各引脚作用的情况下，识图是比较方便的。这是因为同类型集成电路具有规律性，在掌握了它们的共性后，可以方便地分析许多同功能不同型号的集成电路应用电路。 .集成电路应用电路识图方法和注意事项分析集成电路的方法和注意事项主要有下列几点：(1)了解各引脚的作用是识图的关键了解各引脚的作用可以查阅有关集成电路应用手册。知道了各引脚作用之后，分析各引脚外电路工作原理和元器件作用就方便了。例如：知道①脚是输入引脚，那么与①脚所串联的电容是输入端耦合电路，与①脚相连的电路是输入电

几种常见集成电路的电路结构图及说明解读

几种常见集成电路的电路结构图及说明 本文简单介绍了四种基本集成电路。 数字电路 数字电路处理的是离散的非连续的电信号（称为数字信号）。研究数字电路就是要研究数字信号的产生，放大、整形、传送、控制、记忆和计数等问题。数字电路主要有以下两个特点：第一，数字电路的工作信号是不连续的数字信号，它在电路中只表现为信号的有、无或电平的高，低。所以，数字电路中的晶体管多工作在开关状态，即晶体管要么是"饱和"，要么是"截止"，而"放大"只是过渡状态。由于数字电路工作时只要求能可靠地判别信号的有、无或电平的高、低两种状态，因此电路对精度的要求不高，适于集成化。第二，数字电路研究的对象是电路的输出与输入之间的逻辑关系，其处理的主要波形如下图： 模拟电路 模拟电路是研究在时间上数值大小其过程是连续的一种物理量。主要应用在完成信号放大处理的驱动终端负载等领域。主要方法是工作点的设置。工具有图解法及结算法。通过对模拟电路的设计又以完成对各种信号的处理需求：如宇宙飞船发回的信号进行数万倍的放大，其要处理波形如下图： 微分电路 电路结构如图，微分电路可把矩形波转换为尖脉冲波，此电路的输出波形只反映输入波形的突变部分，即只有输入波形发生突变的瞬间才有输出。而对恒定部分则没有输出。输出的尖脉冲波形的宽度与R*C有关（即电路的时间常数），R*C越小，尖脉冲波形越尖，反之则宽。此电路的R*C必须远远少于输入波形的宽度，否则就失去了波形变换的作用，变为一般的RC耦合电路了，一般R*C少于或等于输入波形宽度的1/10就可以了。

积分电路 电路结构如图，积分电路可将矩形脉冲波转换为锯齿波或三角波，还可将锯齿波转换为抛物波。电路原理很简单，都是基于电容的冲放电原理，这里就不详细说了，这里要提的是电路的时间常数R*C，构成积分电路的条件是电路的时间常数必须要大于或等于10倍于输入波形的宽度。

【集成电路(IC)】电子专业术语英汉对照加注解

【集成电路(IC)】电子专业术语英汉对照加注解 电子专业英语术语 ★rchitecture（结构）：可编程集成电路系列的通用逻辑结构。 ★ASIC（Application Specific Integrated Circuit－专用集成电路）：适合于某一单一用途的集成电路产品。 ★ATE（Automatic Test EQUIPment－自动测试设备）：能够自动测试组装电路板和用于莱迪思ISP 器件编程的设备。 ★BGA（Ball Grid Array－球栅阵列）：以球型引脚焊接工艺为特征的一类集成电路封装。可以提高可加工性，减小尺寸和厚度，改善了噪声特性，提高了功耗管理特性。 ★Boolean Equation（逻辑方程）：基于逻辑代数的文本设计输入方法。 ★Boundary Scan Test（边界扫描测试）：板级测试的趋势。为实现先进的技术所需要的多管脚器件提供了较低的测试和制造成本。 ★Cell-Based PLD（基于单元的可编程逻辑器件）：混合型可编程逻辑器件结构，将标准的复杂的可编程逻辑器件（CPLD）和特殊功能的模块组合到一块芯片上。 ★CMOS（Complementary Metal Oxide Semiconductor－互补金属氧化物半导体）：先进的集成电路★加工工艺技术，具有高集成、低成本、低能耗和高性能等特征。CMOS 是现在高密度可编程逻辑器件（PLD）的理想工艺技术。 ★CPLD（Complex Programmable Logic Device－复杂可编程逻辑器件）：高密度的可编程逻辑器件，包含通过一个中央全局布线区连接的宏单元。这种结构提供高速度和可预测的性能。是实现高速逻辑的理想结构。理想的可编程技术是E2CMOS?。 ★Density （密度）：表示集成在一个芯片上的逻辑数量，单位是门（gate）。密度越高，门越多，也意味着越复杂。 ★Design Simulation（设计仿真）：明确一个设计是否与要求的功能和时序相一致的过程。★E2CMOS?（Electrically Erasable CMOS－电子可擦除互补金属氧化物半导体）：莱迪思专用工艺。基于其具有继承性、可重复编程和可测试性等特点，因此是一种可编程逻辑器件（PLD）的理想工艺技术。 ★EBR（Embedded BLOCk RAM－嵌入模块RAM）：在ORCA 现场可编程门阵列（FPGA）中的RAM 单元，可配置成RAM、只读存储器（ROM）、先入先出（FIFO）、内容地址存储器（CAM）等。 ★EDA（Electronic Design Automation－电子设计自动化）：即通常所谓的电子线路辅助设计软件。 ★EPIC （Editor for Programmable Integrated Circuit－可编程集成电路编辑器）：一种包含在★ORCA Foundry 中的低级别的图型编辑器，可用于ORCA 设计中比特级的编辑。★Explore Tool（探索工具）：莱迪思的新创造，包括ispDS+HDL 综合优化逻辑适配器。探索工具为用户提供了一个简单的图形化界面进行编译器的综合控制。设计者只需要简单地点击鼠标，就可以管理编译器的设置，执行一个设计中的类似于多批处理的编译。 ★Fmax：信号的最高频率。芯片在每秒内产生逻辑功能的最多次数。 ★FAE（Field Application Engineer－现场应用工程师）：在现场为客户提供技术支持的工程师。 ★Fabless：能够设计，销售，通过与硅片制造商联合以转包的方式实现硅片加工的一类半导体公司。

集成电路版图技巧总结

集成电路版图技巧总结 1、对敏感线的处理对敏感线来说，至少要做到的是在它的走线过程中尽量没有其他走线和它交叉。因为走线上的信号必然会带来噪声，交错纠缠的走线会影响敏感线的信号。 对于要求比较高的敏感线，则需要做屏蔽。具体的方法是，在它的上下左右都连金属线，这些线接地。比如我用M3做敏感线，则上下用M2和M4重叠一层，左右用M3走，这些线均接地。等于把它像电缆一样包起来。 2、匹配问题的解决电路中如果需要匹配，则要考虑对称性问题。比如1：8的匹配，则可以做成33的矩阵，“1”的放在正中间，“8”的放在四周。这样就是中心对称。如果是2：5的匹配，则可以安排成AABABAA的矩阵。 需要匹配和对称的电路器件，摆放方向必须一致。周围环境尽量一致。 3、噪声问题的处理噪声问题处理的最常用方法是在器件周围加保护环。N mos管子做在衬底上因此周围的guardring是Pdiff，在版图上是一层PPLUS,上面加一层DIFF，用CONTACT连M1。Pdiff接低电位。Pmos管子做在NWELL里面因此周围的GUARDING是Ndiff，在版图上先一层NPLUS，上面加一层DIFF，用CONTACT连M1。Ndiff接高电位。在一个模块周围为了和其他模块隔离加的保护环，用一圈NWELL，里面加NDIFF，接高电位。

电阻看类型而定，做在P衬底上的周围接PDIFF型guarding接地；做在NWELL里面的则周围接NDIFF型guarding接高电位。各种器件，包括管子，电容，电感，电阻都要接体电位。如果不是RF型的MOS管，则一般尽量一排N管一排P管排列，每排或者一堆靠近的同类型管子做一圈GUARDING，在P管和N管之间有走线不方便打孔的可以空出来不打。 4、版图对称性当电路需要对称的时候，需要从走线复杂度，面积等方面综合考虑。常见的对称实现方式： 一般的，画好一半，折到另一半去，复制实现两边的对称。 如果对称性要求高的，可以用质心对称的方式，把管子拆分成两个，四个甚至更多。 如把一个管子拆成两个可以AB BA的方式如果有四个管子，可以各拆成三个，用ABCDABCDABCD的方式五、布局布线布局布线是一个全局问题。在画较大的电路时候是很重要的。首先确定各模块的位置，在确定位置的时候需要考虑的问题主要有：各输入输出之间的连线最短，最方便；各模块接出去连PAD的各端口方便；高频线距离尽量短；输入输出之间相隔比较远等。这些问题需要在着手画各模块之前先有个安排。在画好各模块后摆放时会做调整，但大局不变。连线一般的规则是单数层金属和双数层金属垂直，比如一三五层连水平；二四六层连垂直。但这样的主要目的是各层能方便走线，排得密集。所以也不是死规则，在布线较稀疏的情况下可以做适量变通。在布线时最重要的问题

(完整word版)集成电路的现状与发展趋势

集成电路的现状与发展趋势 1、国内外技术现状及发展趋势 目前，以集成电路为核心的电子信息产业超过了以汽车、石油、钢铁为代表的传统工业成为第一大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。1999年全球集成电路的销售额为1250亿美元，而以集成电路为核心的电子信息产业的世界贸易总额约占世界GNP的3%，现代经济发展的数据表明，每l~2元的集成电路产值，带动了10元左右电子工业产值的形成，进而带动了100元GDP的增长。目前，发达国家国民经济总产值增长部分的65%与集成电路相关；美国国防预算中的电子含量已占据了半壁江山（2001年为43.6%）。预计未来10年内，世界集成电路销售额将以年平均15%的速度增长，2010年将达到6000~8000亿美元。作为当今世界经济竞争的焦点，拥有自主版权的集成电路已曰益成为经济发展的命脉、社会进步的基础、国际竞争的筹码和国家安全的保障。 集成电路的集成度和产品性能每18个月增加一倍。据专家预测，今后20年左右，集成电路技术及其产品仍将遵循这一规律发展。集成电路最重要的生产过程包括：开发EDA（电子设计自动化）工具，利用EDA进行集成电路设计，根据设计结果在硅圆片上加工芯片（主要流程为薄膜制造、曝光和刻蚀），对加工完毕的芯片进行测试，为芯片进行封装，最后经应用开发将其装备到整机系统上与最终消费者见面。 20世纪80年代中期我国集成电路的加工水平为5微米，其后，经历了3、1、0.8、0.5、0.35微米的发展，目前达到了0.18 微米的水平，而当前国际水平为0.09微米（90纳米），我国与之相差约为2-3代。 （1）设计工具与设计方法。随着集成电路复杂程度的不断提高，单个芯片容纳器件的数量急剧增加，其设计工具也由最初的手工绘制转为计算机辅助设计（CAD），相应的设计工具根据市场需求迅速发展，出现了专门的EDA工具供应商。目前，EDA主要市场份额为美国的Cadence、Synopsys和Mentor等少数企业所垄断。中国华大集成电路设计中心是国内唯一一家EDA开发和产品供应商。 由于整机系统不断向轻、薄、小的方向发展，集成电路结构也由简单功能转向具备更多和更为复杂的功能，如彩电由5片机到3片机直到现在的单片机，手机用集成电路也经历了由多片到单片的变化。目前，SoC作为系统级集成电路，能在单一硅芯片上实现信号采集、转换、存储、处理和I/O等功能，将数字电路、存储器、MPU、MCU、DSP等集成在一块芯片上实现一个完整系统的功能。它的制造主要涉及深亚微米技术，特殊电路的工艺兼容技术，设计方法的研究，嵌入式IP核设计技术，测试策略和可测性技术，软硬件协同设计技术和安全保密技术。SoC以IP复用为基础，把已有优化的子系统甚至系统级模块纳入到新的系统设计之中，实现了集成电路设计能力的第4次飞跃。

集成电路中的器件结构

第3章 集成电路中的器件结构 3．1 电学隔离的必要性和方法 第2章中给出了二极管、双极型晶体管和MOS场效应晶体管的截面剖图(见图2—14、图2—19和图2—31)。图中显示了这些器件的主要特征，但这种结构不能直接用于集成电路之中，在集成电路中它们的结构要复杂得多。 一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等元件，而且它们都是做在一个硅芯片上，即共有同一个硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个元器件就会通过半导体衬底相互影响和干扰，以至整个芯片无法正常工作，这是集成电路设计和制造时首先要考虑的问题。为此要引入隔离技术，然后在隔离的基础上根据电路要求把相关的各元器件端口连接起来，以实现电路的功能。 在现代集成电路技术中，通常采用以下两种电学隔离方法：①通过反向PN结进行隔离；②采用氧化物(二氧化硅)加以隔离。这两种方法能较好地实现直流隔离，其缺点是都会增加芯片面积并引入附加的电容。 现以MOS管为例说明反向PN结的隔离作用。如在一个硅片衬底上有两个N沟 MOS管，其结构与PN结的隔离作用见图3～1。 图3一l PN结隔离作用 在每个N沟MOS管的源与衬底之间加一负偏压或将两者直接短路后接地，就可防止电流流向衬底。同时由于两管的漏端总是处于正电压，漏与衬底结处于反向，沟道与衬底之间也形成一反向结，因此两个MOS管之间在电学上也就被隔离。 这是MOS场效应晶体管在结构上的一个固有优点，即可以利用MOS管本身的PN结实现隔离而不需增加新的PN结。 对于双极型晶体管常采用氧化物隔离方法，即在形成三极管区域的四周构筑一隔离环，该隔离环为二氧化硅绝缘体，因而集成电路中的各个三极管之间，以及各三极管与其他元件(如电阻、电容等)之间是完全电隔离的。氧化物隔离的示意图见图3—2。图中有两个三极管，每个三极管四周被二氧化硅所包围，因而这两个三极管在电学上完全被隔离，其横截面图将示于3．3节中的图3—5。 3．2二极管的结构 用于集成电路中的二极管，其制作步骤和实际结构示于图3—3。

集成电路的种类与用途

集成电路的种类与用途 作者：陈建新 在电子行业，集成电路的应用非常广泛，每年都有许许多多通用或专用的集成电路被研发与生产出来，本文将对集成电路的知识作一全面的阐述。 一、集成电路的种类 集成电路的种类很多，按其功能不同可分为模拟集成电路和数字集成电路两大类。前者用来产生、放大和处理各种模拟电信号；后者则用来产生、放大和处理各种数字电信号。所谓模拟信号，是指幅度随时间连续变化的信号。例如，人对着话筒讲话，话筒输出的音频电信号就是模拟信号，收音机、收录机、音响设备及电视机中接收、放大的音频信号、电视信号，也是模拟信号。所谓数字信号，是指在时间上和幅度上离散取值的信号，例如，电报电码信号，按一下电键，产生一个电信号，而产生的电信号是不连续的。这种不连续的电信号，一般叫做电脉冲或脉冲信号，计算机中运行的信号是脉冲信号，但这些脉冲信号均代表着确切的数字，因而又叫做数字信号。在电子技术中，通常又把模拟信号以外的非连续变化的信号，统称为数字信号。目前，在家电维修中或一般性电子制作中，所遇到的主要是模拟信号；那么，接触最多的将是模拟集成电路。 集成电路按其制作工艺不同，可分为半导体集成电路、膜集成电路和混合集成电路三类。半导体集成电路是采用半导体工艺技术，在硅基片上制作包括电阻、电容、三极管、二极管等元器件并具有某种电路功能的集成电路；膜集成电路是在玻璃或陶瓷片等绝缘物体上，以“膜”的形式制作电阻、电容等无源器件。无源元件的数值范围可以作得很宽，精度可以作得很高。但目前的技术水平尚无法用“膜”的形式制作晶体二极管、三极管等有源器件，因而使膜集成电路的应用范围受到很大的限制。在实际应用中，多半是在无源膜电路上外加半导体集成电路或分立元件的二极管、三极管等有源器件，使之构成一个整体，这便是混合集成电路。根据膜的厚薄不同，膜集成电路又分为厚膜集成电路（膜厚为1μm～10μm）和薄膜集成电路（膜厚为1μm以下）两种。在家电维修和一般性电子制作过程中遇到的主要是半导体集成电路、厚膜电路及少量的混合集成电路。 按集成度高低不同，可分为小规模、中规模、大规模及超大规模集成电路四类。对模拟集成电路，由于工艺要求较高、电路又较复杂，所以一般认为集成50个以下元器件为小规模集成电路，集成50－100个元器件为中规模集成电路，集成100个以上的元器件为大规模集成电路；对数字集成电路，一般认为集成1～10等效门／片或10～100个元件／片为小规模集成电路，集成10～100个等效门／片或100～1000元件／片为中规模集成电路，集成100～10,000个等效门／片或1000～100,000个元件／片为大规模集成电路，集成10,000以上个等效门／片或100,000以上个元件／片为超大规模集成电路。 按导电类型不同，分为双极型集成电路和单极型集成电路两类。前者频率特性好，但功耗较大，而且制作工艺复杂，绝大多数模拟集成电路以及数字集成电路中的TTL、ECL、HTL、LSTTL、STTL型属于这一类。后者工作速度低，但输人阻抗高、功耗小、制作工艺简单、易于大规模集成，其主要产品为MOS型集成电路。MOS电路又分为NMOS、PMOS、CMOS型。 NMOS集成电路是在半导体硅片上，以N型沟道MOS器件构成的集成电路；参加导电的是电子。PMOS型是在半导体硅片上，以P型沟道MOS器件构成的集成电路；参加导电的是空穴。CMOS型是由NMOS晶体管和PMOS晶体管互补构成的集成电路称为互补型MOS 集成电路，简写成CMOS集成电路。 除上面介绍的各类集成电路之外，现在又有许多专门用途的集成电路，称为专用集成电 路。

集成电路的基本制造工艺

集成电路的基本制造工艺

第1章 集成电路的基本制造工艺 1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。 第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题 2.2 利用截锥体电阻公式，计算TTL “与非”门 输出管的CS r 2.2 所示。 提示：先求截锥体的高度 up BL epi mc jc epi T x x T T -----= 然后利用公式： b a a b WL T r c -? = /ln 1ρ ， 2 1 2?? =--BL C E BL S C W L R r b a a b WL T r c -? = /ln 3ρ 3 21C C C CS r r r r ++=

注意：在计算W 、L 时, 应考虑横向扩散。 2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大? 答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。 2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版 图。给出设计条件如下： 答： 解题思路 ⑴由0 I 、α求有效发射区周长Eeff L ； ⑵由设计条件画图 ①先画发射区引线孔； ②由孔四边各距A D 画出发射区扩散 孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；

集成电路IC知识

集成电路IC常识 中国半导体器件型号命名方法 第一部分：用数字表示半导体器件有效电极数目。 第二部分：用汉语拼音字母表示半导体器件的材料和极性 第三部分：用汉语拼音字母表示半导体器件的内型。 第四部分：用数字表示序号 第五部分：用汉语拼音字母表示规格号 日本半导体分立器件型号命名方法 第一部分：用数字表示器件有效电极数目或类型。 第二部分：日本电子工业协会JEIA注册标志。 第三部分：用字母表示器件使用材料极性和类型。 第四部分：用数字表示在日本电子工业协会JEIA登记的顺序号。 第五部分：用字母表示同一型号的改进型产品标志。 集成电路(IC)型号命名方法/规则/标准 原部标规定的命名方法X XXXXX 电路类型电路系列和电路规格符号电路封装T：TTL；品种序号码（拼音字母）A：陶瓷扁平； H：HTTL；（三位数字） B ：塑料扁平； E：ECL； C：陶瓷双列直插； I：I-L； D：塑料双列直插； P：PMOS； Y：金属圆壳； N：NMOS； F：金属菱形； F：线性放大器； W：集成稳压器； J：接口电路。 原国标规定的命名方法CXXXXX中国制造器件类型器件系列和工作温度范围器件封装符号 T：TTL；品种代号C：（0-70）℃；W：陶瓷扁平； H：HTTL；（器件序号）E ：（-40~85）℃；B：塑料扁平； E：ECL； R：（-55~85）℃；F：全密封扁平； C：CMOS； M：（-55~125）℃；D：陶瓷双列直插； F：线性放大器； P：塑料双列直插； D：音响、电视电路； J：黑瓷双理直插； W：稳压器； K：金属菱形； J：接口电路； T：金属圆壳； B：非线性电路； M：存储器； U：微机电路；其中，TTL中标准系列为CT1000系列；H 系列为CT2000系列；S系列为CT3000系列；LS系列为CT4000系列； 原部标规定的命名方法CX XXXX中国国标产品器件类型用阿拉伯数字和工作温度范围封装 T：TTL电路；字母表示器件系C：（0~70）℃F：多层陶瓷扁平； H：HTTL电路；列品种G：（-25~70）℃B：塑料扁平； E：ECL电路；其中TTL分为：L：（-25~85）℃H：黑瓷扁平； C：CMOS电路；54/74XXX；E：（-40~85）℃D：多层陶瓷双列直插； M：存储器；54/74HXXX；R：（-55~85）℃J：黑瓷双列直插； U：微型机电路；54/74LXXX；M：（-55~125）℃P：塑料双列直插； F：线性放大器；54/74SXXX； S：塑料单列直插； W：稳压器；54/74LSXXX； T：金属圆壳； D：音响、电视电路；54/74ASXXX； K：金属菱形； B：非线性电路；54/74ALSXXX； C：陶瓷芯片载体； J：接口电路；54/FXXX。 E：塑料芯片载体； AD：A/D转换器；CMOS分为： G：网格针栅阵列； DA：D/A转换器；4000系列；本手册中采用了： SC：通信专用电路；54/74HCXXX； SOIC：小引线封装（泛指）； SS：敏感电路；54/74HCTXXX； PCC：塑料芯片载体封装； SW：钟表电路； LCC：陶瓷芯片载体封装； SJ：机电仪电路； W：陶瓷扁平。 SF：复印机电路； 一。如何鉴别IC原装、散新 在研发或学习过程中，经常需要买少量的片子，代理的质量虽然好，但是数量

集成电路中的器件结构

集成电路中的器件结构

作者: 日期:

第3章 集成电路中的器件结构 3. 1电学隔离的必要性和方法 第2章中给出了二极管、双极型晶体管和 M0场效应晶体管的截面剖图（见图2 —14、图2— 19和图 2 — 31）。图中显示了这些器件的主要特征，但这种结构不能直接用于集成电路之中，在集成电 路中它 们的结构要复杂得多。 一块集成电路中含有百万以至千万个二极管、晶体管以及电阻、电容等元件，而且它们都是做在一 个硅芯片 上，即共有同一个硅片衬底。因此，如果不把它们在电学上一一隔离起来，那么各个 元器件就会通过半导体衬底相互影响和干扰，以至整个芯片无法正常工作，这是集成电路设计 和制造时首先要考虑的问题。为此要引入隔离技术，然后在隔离的基础上根据电路要求把相关 的各元器件端口连接起来，以实现电路的功能。 在现代集成电路技术中，通常采用以下两种电学隔离方法： ①通过反向PN 结进行隔离； ②采用氧化物（二氧化硅）加以隔离。这两种方法能较好地实现直流隔离，其缺点是 都会增加芯片面积并引入附加的电容。 现以MOSf 为例说明反向PN 结的隔离作用。如在一个硅片衬底上有两个 N 沟MOS 管， 其结构与PN 结的隔离作用见图3?1。 图3 一 I PN 结隔离作用 在每个N 沟MOS 管的源与衬底之间加一负偏压或将两者直接短路后接地， 就可防止电流 流向衬底。同时由于两管的漏端总是处于正电压，漏与衬底结处于反向，沟道与衬 底之间也形成一反向结，因此两个 MOS 管之间在电学上也就被隔离。 这是MOS 场效应晶体管在结构上的一个固有优点，即可以利用 MOSt 本身的PN 结实现 隔离而不需增加新的PN 结。 对于双极型晶体管常采用氧化物隔离方法，即在形成三极管区域的四周构筑一 隔离环，该隔离环为二氧化硅绝缘体，因而集成电路中的各个三极管之间，以及各 三极管与其他元件（如电阻、电容等）之间是完全电隔离的。氧化物隔离的示意图见 图3— 2。图中有两个三极管，每个三极管四周被二氧化硅所包围，因而这两个三极 管在电学上完全被隔离，其横截面图将示于 3. 3节中的图3—5。 3. 2二极管的结构 用于集成电路中的二极管，其制作步骤和实际结构示于图 SJQj 3—3。

教你如何看懂集成电路的线路图

教你如何看懂集成电路的线路图 集成电路应用电路图具有以下功能： 1.它表达了集成电路各引脚外电路结构、元器件参数等，从而表示了某一集成电路的完整工作情况。 2.有些集成电路应用电路中，画出了集成电路的内电路方框图，这时对分析集成电路应用电路是相当方便的，但这种表示方式不多。 3.集成电路应用电路有典型应用电路和实用电路两种，前者在集成电路手册中可以查到，后者出现在实用电路中，这两种应用电路相差不大，根据这一特点，在没有实际应用电路图时可以用典型应用电路图作参考，这一方法修理中常常采用。 4.一般情况集成电路应用电路表达了一个完整的单元电路，或一个电路系统，但有些情况下一个完整的电路系统要用到两个或更多的集成电路。 集成电路应用电路具有以下特点： 1.大部分应用电路不画出内电路方框图，这对识图不利，尤其对初学者进行电路工作分析时更为不利。 2.对初学者而言，分析集成电路的应用电路比分析分立元器件的电路更为困难，这是对集成电路内部电路不了解的原缘，实际上识图也好、修理也好，集成电路比分立元器件电路更为方便。 3.对集成电路应用电路而言，大致了解集成电路内部电路和详细了解各引脚作用的情况下，识图是比较方便的。这是因为同类型集成电路具有规律性，在掌握了它们的共性后，可以方便地分析许多同功能不同型号的集成电路应用电路。 集成电路的方法和注意事项主要以下几点： 1.了解各引脚的作用是识图的关键了解各引脚的作用可以查阅有关集成电路应用手册。知道了各引脚作用之后，分析各引脚外电路工作原理和元器件作用就方便了。例如：知道①脚是输入引脚，那么与①脚所串联的电容是输入端耦合电路，与①脚相连的电路是输入电路。 2.了解集成电路各引脚作用的三种方法了解集成电路各引脚作用有三种方法：一是查阅有关资料;二是根据集成电路的内电路方框图分析;三是根据集成电路的应用电路中各引脚外电路特征进行分析。对第三种方法要求有比较好的电路分析基础。 3.集成电路应用电路分析步骤如下： ①直流电路分析。这一步主要是进行电源和接地引脚外电路的分析。