SoC片上五种总线标准的分析比较

SoC片上五种总线标准的分析比较

（2008年6月）

摘要：随着SoC（片上系统）的快速发展，高速片上数据传输对片上总线的要求越来越高。本文在分析当前设计中常用的五种SoC 片上总线标准（ARM的AMBA总线、Silicore的Wishbone总线、IBM公司的CoreConnect总线、Altera的Avalon总线和OCP-IP设计的OCP 总线）的基础上，对它们的综合应用和性能进行了分析比较。

随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大、完整的系统，这就是我们通常所说的片上系统SoC （System on Chip）。它是以嵌入式系统为核心，以IP复用技术为基础，集软、硬件于一体，并追求产品系统最大包容的集成芯片。近10年来，无论是消费类产品如电视、录像机，还是通信类产品如电话、网络设备，这些产品的核心部分都开始采用芯片作为它们的“功能中枢”。

SoC片上总线尚处于发展阶段，不像微机总线那样成熟，目前还没有统一的标准，因此各大厂商和组织纷纷推出自己的标准，以便在未来的SoC片上总线标准中占有一席之地。目前，SoC总线架构有很多，本文就目前使用较多的五种SoC片上总线标准──ARM的AMBA总线、Silicore的Wishbone总线、IBM公司的CoreConnect总线、Altera的Avalon 总线和OCP-IP设计的OCP总线进行了分析讨论，为大家使用提供一些参考。

1、SoC片上的五种总线标准

1.1 AMBA总线

AMBA（Advanced Microcontroller Bus Architecture）总线规范是ARM 公司设计的一种用于高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，非常适合于现代大规模集成电路设计自动化的要求。AMBA 总线规范是一个开放标准，可免费从ARM 获得。

目前，AMBA拥有众多第三方支持，被ARM公司90%以上的合作伙伴采用，在基于ARM处理器内核的SoC设计中，已经成为广泛支持的现有互联标准之一。

AMBA总线是一个多总线系统。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，规范定义了三种可以组合使用的不同类型的总线：AHB （Advanced High-performance Bus）、ASB（Advanced System Bus）和APB（Advanced Perip heral Bus）。典型的基于AMBA的SoC核心部分如图1所示。其中高性能系统总线（AHB 或ASB）主要用以满足CPU和存储器之间的高带宽要求，CPU、片内存储器和DMA设备等高速设备连接在其上，而系统的大部分低速外部设备则连接在低带宽总线APB上。系统总线和外设总线之间用一个桥接器（AHB/ ASB-APB-Bridge）进行连接。

图1 基于AMBA总线的微控制器

1.1.1 AHB

AMBA的AHB适用于高性能和高时钟频率的系统模块。它作为高性能系统的骨干总线，主要用于连接高性能和高吞吐量设备之间的连接，如CPU 、片上存储器、DMA设备和DSP

或其它协处理器等。AHB 的关键是对接口和互连均进行定义，目的是在任何工艺条件下实现接口和互连的最大带宽。

1.1.2 ASB

AMBA 的ASB 适用于高性能的系统模块。在不必要使用AHB 的高速特性的场合，可选择ASB 作为系统总线。它同样支持处理器、片上存储器和片外处理器接口与低功耗外部宏单元之间的连接。ASB 是第一代AMBA 系统总线，同AHB 相比，它数据宽度要小一些，它支持的典型数据宽度为32位、64位。其主要特性与AHB 类似，主要不同点是它读数据和写数据采用同一条双向数据总线。

1.1.3 APB

AMBA 的APB 适用于低功耗的外部设备，它已经过优化，以减少功耗和对外设接口的复杂度，它可通过桥接器与AHB 或ASB 两种系统总线互联。APB 是本地二级总线（Local Secondary Bus ），通过桥接器和A HB 或ASB 相连。它主要是为了满足不需要高性能流水线接口或不需要高带宽接口设备的互连。APB 只有一个APB 桥，它将来自AHB/ASB 的信号转换为合适的形式以满足挂在APB 上的设备的要求。桥要负责锁存地址、数据以及控制信号。

1. 2 Wishbone 总线

Wishbone 最先是由Silicore 公司提出的，现在已被移交给OpenCores 组织维护。由于其开放性，现在已有不少的用户群体，特别是一些免费的IP 核，大多数都采用Wishbone 标准。它的结构极其简单、灵活，又完全公开、完全免费，已经获得众多支持，且它的片上总线技术结构非常适合于可重用IP 核接口的实现。Wishbone 接口在IP 核模型之间定义了一组标准的信号和总线周期，通过在IP 核之间创建一个通用的接口，可以提高系统的可移植性和可靠性。Wishbone 结构可以提供多种总线周期和数据路径宽度，整合方案灵活，易于系统实现。Wishbone 总线结构十分简单，它仅仅定义了一种高速总线，在既需要高速总线又需要低速总线的系统中，提供了两个Wishbone 接口，比起设计两个不同的接口要简单得多。图2给出了Wishbone 总线的逻辑结构。

Wishbone 总线规范是一种片上系统IP 核互连体系结构。它定义了一种IP 核之间公

共的逻辑接口，减轻了系统组件集成的难度，提高了系统组件的可重用性、可靠性和可移

植性，加快了产品市场化的速度。Wishbone 总线规范可用于软核、固核和硬核，对开发工具和目标硬件没有特殊要求，并且几乎兼容已有所有的综合工具，可以用多种硬件描

述语言来实现。

灵活性是Wishbone 总线的另一个优点。由于IP 核种类多样，其间并没有一种统一的间接方式。为满足不同系统的需要，Wishbone 总线有四种将MASTER 与SLA VE 连接在一起的方式，分别为点对点（Point to Point ）、数据流（Data Flow ）、共享总线（Shared BUS ）和十字互连（Crossbar Switch ）。还有一种片外连接方式，可以连接到上面任何一种互连网络中。比如说，两个有Wishbone 接口的不同芯片之间就可以用点到点方式进行连接。四种连接中，点对点方式可以最简单地将一个MASTER 与一个SLA VE 相连；数据流方式可以实现数据传输的流水处理；共享总线方式将多个MASTER 和SLA VE 相连，不过任何时刻只能有一个MASTER 占据总线；十字互连则可实现多个MASTER 和多个SLAVE 之间同时传输数据。MASTER 为目标SLA VE 初始化地址总线周期，仲裁器决定每个MASTER 何时可以访问指定的SLA VE 。

图2 Wishbone 总线的逻辑结构

1.3 CoreConnect总线

CoreConnect总线规范是IBM公司设计的一种片上系统总线协议，它是一套精心设计和构造完整、通用的解决方案，可以应用在类似于工作站这样的高性能系统的连接，可以方便地控制多个外设，如使处理器、内存控制器和外设在基于标准产品平台设计中的集成和复用更加灵活。对于简单的嵌入式应用来说可能有点太复杂，提供的许多特性无法用到，但可以适应于未来更庞大、更复杂的系统链接。CoreConnect技术使整合变得更为容易，而且在标准产品平台设计中处理器、系统以及外围的核可以重复使用，在技术上可行性较强，从而提高了整个系统的性能。

CoreConnect总线架构包括处理器本机总线PLB（Processor Local Bus）、片上外围总线OPB（On-Chip Peripheral Bus）、一个总线桥、两个判优器，以及一个设备控制寄存器（DCR）（Device Control Register Bus）总线。Xilinx将为所有嵌入式处理器用户提供IBM CoreConnect许可，因为它是所有Xilinx嵌入式处理器设计的基础。图3是CoreConnect在一个SoC设计中的总线结构图，它很清楚地定义了所有的系统构成部件以及它们是如何连接的。

图3 CoreConnect总线结构应用实例

1. 3. 1 PLB

CoreConnect的PLB总线是一个高性能总线，通过总线接口单元来访问存储器设备。如Power PC440CPU核、PCI-X桥、PC133/ DDR133SDRAM控制器等性能高带宽的设备都连接在PLB上。如用于PowerPC405内核与高性能设备的连接，PLB接口包括ISPLB接口和DSPLB接口两种。其中，ISPLB接口用于外设与PowerPC405指令缓冲的连接，DSPLB接口用于外设与PowerPC405数据缓冲的连接。PLB标准是为总线传输的主要发出者和接受者之间提供高带宽、低延迟的连接。

1.3.2 OPB

CoreConnect的OPB总线为连接具有不同的总线宽度及时序要求的外设和存储器提供了一条途径，并尽量减小对PLB性能的影响。一些低性能设备都连在OPB上，内核通过OPB来访问低速和低性能的系统资源。在PLB与OPB之间有一个OPB桥，用来完成PLB 主设备与OPB从设备之间的数据传输。处理器内核借助于“PLB to OPB”桥，通过OPB访问从外设；OPB总线控制器的外设可以借助“OPB to PLB”桥，通过PLB访问存储器。OPB

标准为连接具有不同的总线宽度及时序要求的外设和内存提供了一条途径，并尽量减小对PLB性能的影响。

1.3.3 DCR

CoreConnect的DCR总线主要用来在各种PLB和OPB的主、从设备中配置状态寄存器和控制寄存器，这就使PLB从低性能状态中减小负荷，更有效地控制读写传输。DCR总线在内存地址映射中取消了配置寄存器，减小取操作，增加处理器内部总线的带宽。设备控制寄存器总线DCR是用来规范CPU通用寄存器设备，控制寄存器之间传输数据。DCR总线在内存地址映射中取消了配置寄存器，减少取操作，增加了处理器内部总线的带宽。

1.4 Avalon总线

Avalon总线是Altera公司设计的用于SOPC（System On Programmable Chip，可编程片上系统）中，连接片上处理器和其它IP模块的一种简单的总线协议，它规定了主部件和从部件之间进行连接的端口和通信的时序，非常适合SOPC系统设计。Avalon总线的主要设计目的是：

（1）简单性，提供一种非常易于理解的协议；

（2）优化总线逻辑的资源使用率，将逻辑单元保存在PLD（Programmable Logic Device，可编程逻辑器件）中；

（3）同步操作，将其它的逻辑单元很好地集成到同一PLD中，同时避免复杂的时序。

在2006年版本更新中，Altera将原来的Avalon接口规范升级到最新的3.2版。最新的3.2版交换式总线则是在任意的一个主控端和一个从属端之间都可以有一条数据通路，只要访问的从属端不同，多个主控端可以同时进行数据传输。在总线的每个Slave端（Slave Port）具有一个仲裁单元，当连接到该Slave端的多个Master端（Master Port）同时发起针对该Slave 端的传输时，由这个仲裁模块来决定Master端获取Slave端传输控制权的情况。Avalon总线模块内部的数据通路连接结构如图4所示。

图4 Avalon总线概略示意图

Avalon的传输定义为外设与Avalon总线模块间的数据传输，为Master端传输和Slave 端传输两类，每类传输又分为基本（fundamental）传输、流水线（Pipelined）传输、突发（Burst）传输，以及带有流控制（Flow-control）的传输和专门针对片外端口的三态（Tri-State）传输。一个Master端传输和一个对应的Slave端传输即可完成两个外设通过总线模块进行的一次数据传输，但Master端传输与Slave端传输的模式并不要求一致，两端传输模式可以随意搭配。同种类型的Master端传输与Slave端传输在时序上基本是一致的，其区别仅在于Master端传输是由Master端外设驱动总线模块，而Slave端传输是由总线模块驱Slave端外设。

1.5 OCP总线

OCP（Open Core Protocol）总线是由OCP-IP（Open Core Protocol International Partnership）国际组织提出的片上总线，它是为了在SoC设计中实现IP核的即插即用而制订的片上总线规范，不依赖于特定处理器内核的总线协议。与其他总线不同的是它不但规定数据和控制信号，还规定了测试信号，OCP使用同步的单向信号来简化系统设计和时序分析。只要IP核和总线符合OCP，即使更换处理器内核和总线，也不需要重新设计IP核，应用非常灵活。该总线也支持流水线操作，它是采用主从结构，并且通过线程标识符（Thread

identifiers）管理方式实现并发传送，这大大增加了数据吞吐率。其数据总线和地址总线的宽度也是可以改变的。

OCP与VSIA（Virtual Socket Interface Alliance）公司的VCI（Virtual Component Interface）非常类似。

VCI只定义了IP核通信中数据流方面的内容，而OCP更像是VCI的功能扩展集，OCP 把所有的内核通信统一成一个整体，包括边频控制、检测动力信号等，它的同步单向信号大大简化了IP核的实现、综合和时序分析。

OCP标准是目前唯一一个无所有权，公开许可，并给出IP核系统级综合要求的以核为中心的协议，克服了反复定义、校验、证明和兼容接口的复杂性。图5为一个简单系统，包括一个包装总线和三个IP核实体。

图5 OCP总线应用实例

在应用中，IP核的性质决定了它是否需要主从设备，接口包装模块是作为OCP连接实体的补充部分。一次系统传输过程如下：一个系统OCP主设备向它所连接的从设备（总线包装接口模块）发送命令、控制或者数据，接口模块向片上总线系统提出请求，OCP并没有实现嵌入式总线的功能，它是将OCP的请求转换成嵌入式总线操作来传输，接收总线包装接口模块（作为OCP主设备），再将这个嵌入式总线操作转换成一个合法的OCP命令，OCP从设备接收这个命令并执行。这就完成了一次传输过程。

美国开放内核协议国际合作组织（OCP-IP）已宣布、公开OCP（开放内核协议）最新版“OCP 2. 0”，此次公开的OCP 2. 0在规格上是对“OCP 1. 0”的扩展。OCP是为了在SoC 设计中实现IP内核的即插即用而制订的片上总线规格，不依赖于特定处理器内核和总线协议。只要IP 内核和总线符合OCP，那么即便更换处理器内核和总线，也不需要重新设计IP 内核。

2、五种SoC片上总线标准的比较

2. 1 五种总线的综合应用比较

AMBA总线规范是一个开放标准，是一个功能完备、协议先进的总线，拥有众多第三方支持，已经成为广泛支持的现有互联标准之一，深受广大IP开发商和SoC系统集成者的青睐。Wishbone总线可以提高系统的可移植性和可靠性，完全免费，已被OPENCORE联盟采用，并且有可能成为IEEE标准。CoreConnect总线使处理器、内存控制器和外设在基于标准产品平台设计中的集成和复用更加灵活，它由处理器本机总线（PLB）、片上外围总线（OPB）和一个设备控制寄存器（DCR）总线组成，CoreConnect总线的这一工作原理与AMBA 总线的AHB、ASB和APB有许多相似之处。Avalon总线提供了基于图形界面的总线配置向导，简单易用，主要用于Altera公司系列PLD中，可由EDA工具快速生成，非常适合

SOPC系统设计，最大的优点在于其配置的简单性。完全免费OCP总线是国际组织为了在SoC设计中实现IP核的即插即用而制订的片上总线规范，是一个完全独立的、真正以核为中心的总线，不依赖特定的系统要求，使用方便，最好地实现了IP核的复用，是一种不依赖于特定处理器内核的总线协议。在五种SoC总线中，Wishbone总线和OCP总线在小型嵌入式系统中应用较多。而五种SoC总线中除了Avalon总线只适用系列PLD器件外，其余的四种都能适用于FPGA、PLD、ASIC器件。根据它们的不同规范要求,可以得出它们的综合应用比较（如表1所示）。

表1 五种SoC总线综合应用比较

2. 2 五种总线的性能比较

在五种SoC总线的互联方式上，AMBA总线、Wishbone总线、CoreConnect总线和Avalon 总线都是共享总线，从而使得它们都有多个主控制器且请求响应都是同步执行，其中Wishbone总线还能实现交叉总线、点对点总线的互联方式，也就是说在Wishbone总线中用户可根据自己的需要来选择各模块的互联方式。OCP总线采用的是点对点总线，这就使得它的主控制器都是单个的且是异步执行请求响应。在数据线宽度和地址空间的大小上，OCP 总线都略小于其余四种SoC片上总线，但它使用方便，很容易实现IP核的复用。在事务传输方式上，AMBA总线、Wishbone总线、CoreConnect总线和Avalon总线有流水、分离和突发三种传输方式，而OCP总线不具有分离传输方式。在仲裁机制上，AMBA总线、CoreConnect总线和Avalon总线都采用系统定义，Wishbone总线采用用户自己定义，而OCP 总线却采用无仲裁机制。

从以上的分析我们可以看出，每一种总线的工作原理和性能并不一样，它们提拱的特性和规范的完整性也不同，具体如表2所示。

表2 五种SoC总线性能比较

本文对SoC中常用的ARM的AMBA总线、Silicore的Wishbone总线、IBM公司的CoreConnect总线、Altera的Avalon总线和OCP-IP设计的OCP总线进行了具体讨论，对它

们的性能和综合应用作了比较详细的分析和比较。以上几种SoC总线最大的区别在于它们提供的特性和规范的完整性不同。这就要求我们了解和掌握这些特点，以便根据自己的设计需要和对总线的熟练程度，选择适合自己设计方案的SoC片上总线。

第2章习题分析解析

第二章习题 一、判断题 1．计算机的性能指标完全由CPU决定。 2．RAM中的信息在计算机断电后会全部丢失。 3．存储地址是存储器存储单元的编号，CPU要存取某个存储单元的信息，一定要知道这个存储单元的地址。 4．通常把计算机的运算器、控制器及内存储器称为主机。 5．由于硬盘的外部传输速率要小于内部传输速率，所以外部传输速率的高低是评价一个硬盘整体性能的决定性因素。 6．存储容量是数码相机的一项重要性能，不论拍摄质量如何，存储容量大的数码相机可拍摄的相片数量肯定比存储容量小的相机多。 7．计算机硬件从逻辑上讲包括CPU、内存储器、外存储器、输入设备和输出设备等，它们通过系统总线互相连接。 8．PC机主板上有一个集成电路芯片是CMOS存储器，主要存放着计算机硬件工作时所设置的一些参数，这个存储器是非易失性存储器。 9．CD-R光盘是一种能够多次读出和反复修改已写入数据的光盘。 10．计算机的性能主要由CPU决定，CPU的运算速度又与CPU的工作频率密切相关。因此，主频为2GHz Pentium4作为CPU的一台PC机，比使用主频为1GHz Pentium4作为CPU 的PC机速度高一倍。 11．PC机的主板上有电池，它的作用是在计算机断电后，给CMOS芯片供电，保持该芯片中的信息不丢失。 12．大部分数码相机采用CCD成像芯片，芯片中像素越多，可拍摄的图像最高分辨率（清晰度）就越高。 13．计算机中总线的重要指标之一是带宽，它指的是总线中数据线的宽度，用二进位数目来表示（如16位，32位总线）。 14．计算机常用的输入设备为键盘、鼠标，常用的输出设备有显示器、打印机。 15．目前市场上有些PC机的主板已经集成了许多扩充卡（如声卡、以太网卡、显示卡）的功能，因此不再需要插接相应的适配卡。 16．I/O操作的启动需要CPU通过指令进行控制。 17．为了提高CPU访问硬盘的工作效率，硬盘通过将数据存储在一个比其速度快得多的缓冲区来提高与CPU交换的速度，这个区就是高速缓冲区，它是由DRAM芯片构成的。18．在使用输入设备进行输入时，目前还只能输入文字、命令和图像，无法输入声音。19．在使用配置了触摸屏的多媒体计算机时，可不必使用鼠标器。 二、选择题 1．以下设备中不属于输出设备的是_________。 A．打印机B．绘图仪C．扫描仪D．显示器 2．个人计算机使用的键盘中，Shift 键是_________。 A．换档键B．退格键C．空格键D．回车换行键3．目前大多数计算机，就其工作原理而言，基本上采用的是科学家_________提出的设计思想。 A．比尔·盖茨B．冯·诺依曼 C．乔治·布尔D．艾仑·图灵 4．下列说法中错误的是_________。 A．CD-ROM是一种只读存储器但不是内存储器

计算机组成原理第四五章答案

期末试卷（四、五、六章） 一、选择题（每小题1分） 1 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C ）。 A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式 2 RISC访内指令中，操作数的物理位置一般安排在（ D ）。 A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器 D 两个通用寄存器 3寄存器间接寻址方式中，操作数在（B ）。 A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈 4 机器指令与微指令之间的关系是（A ）。 A 用若干条微指令实现一条机器指令 B 用若干条机器指令实现一条微指令 C 用一条微指令实现一条机器指令 D 用一条机器指令实现一条微指令 5描述多媒体CPU基本概念中，不正确的是（ D ）。 A 多媒体CPU是带有MMX技术的处理器 B MMX是一种多媒体扩展结构 C MMX指令集是一种多指令流多数据流的并行处理指令 D 多媒体CPU是以超标量结构为基础的CISC机器

6 流水线中造成控制相关的原因是执行（ A ）指令而引起。 A 条件转移 B 访内 C 算逻 D 无条件转移 7 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的 是（B ）。 A 采用同步定时协议 B 采用分布式仲裁策略 C 具有自动配置能力 D 适合于低成本的小系统 8 同步控制是（ C ）。 A 只适用于CPU控制的方式 B 只适用于外围设备控制的方式 C 由统一时序信号控制的方式 D 所有指令执行时间都相同的方式 9 描述PCI总线中基本概念不正确的句子是（CD ）。 A PCI总线是一个与处理器无关的高速外围设备 B PCI总线的基本传输机制是猝发式传送 C PCI设备一定是主设备 D 系统中只允许有一条PCI总线 10当前的CPU由（ B ）组成。 A 控制器 B 控制器、运算器、cache C 运算器、主存 D 控制器、ALU、主存 11流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（ D ）。 A 具备同等水平

三种片上总线的分析与比较

三种常用SoC片上总线的分析与比较 作者：李瑞张春元罗莉来源：国防科技大学发表时间：2006-02-22 内容摘要随着集成电路设计技术的发展，在片上系统（SoC）中，越来越多地使用各种功能IP核部件构成系统。总线是这些部件连接的主要方式，目前有数家公司和组织研发了多种面向SoC设计的总线系统。本文介绍SoC中常用的三种片上总线AMBA、Wishbone和Avalon，分析和比较其特性，并针对其不同的特点阐述其使用范围。 引言 嵌入式系统是当今计算机工业发展的一个热点。随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大的、完整的系统，这就是我们通常所说的片上系统SoC （System on Chip）。由于功能完整，SoC逐渐成为嵌入式系统发展的主流。 相比板上系统，具有许多优点： SoC ①充分利用IP技术，减少产品设计复杂性和开发成本，缩短产品开发的时间； ②单芯片集成电路可以有效地降低系统功耗； ③减少芯片对外引脚数，简化系统加工的复杂性； ④减少外围驱动接口单元及电路板之间的信号传递，加快了数据传输和处理的速度； ⑤内嵌的线路可以减少甚至避免电路板信号传送时所造成的系统信号串扰。 SoC的设计过程中，最具特色的是IP复用技术。即选择所需功能的IP（给出IP定义）核，集成到一个芯片中用。由于IP核的设计千差万别，IP核的连接就成为构造SoC的关键。片上总线（On-Chip Bus，OCB）是实现SoC中IP核连接最常见的技术手段，它以总线方式实现IP核之间数据通信。与板上总线不同，片上总线不用驱动底板上的信号和连接器，使用更简单，速度更快。一个片上总线规范一般需要定义各个模块之间初始化、仲裁、请求传输、响应、发送接收等过程中驱动、时序、策略等关系。 由于片上总线与板上总线应用范围不同，存在着较大的差异，其主要特点如下： ①片上总线要尽可能简单。首先结构要简单，这样可以占用较少的逻辑单元；其次时序要简单，以利于提高总线的速度；第三接口要简单，如此可减少与IP核连接的复杂度。 ②片上总线有较大的灵活性。由于片上系统应用广泛，不同的应用对总线的要求各异，因此片上总线具有较大的灵活性。其一，多数片上总线的数据和地址宽度都可变，如AMBA AHB支持32位~128位数据总线宽度；其二，部分片上总线的互连结构可变，如Wishbone总线支持点到点、数据流、共享总线和交叉开关四种互连方式；其三，部分片上总线的仲裁机制灵活可变，如Wishbone总线的仲裁机制可以完全由用户定制。 ③片上总线要尽可能降低功耗。因此，在实际应用时，总线上各种信号尽量保持不变，并且多采用单向信号线，降低了功耗，同时也简化了时序。上述三种片上总线输入数据线和输出数据线都是分开的，且都没有信号复用现象。 片上总线有两种实现方案，一是选用国际上公开通用的总线结构；二是根据特定领域自主开发片上总线。本文就目前SoC上使用较多的三种片上总线标准——ARM的AMBA、Silicore的Wishbone和Altera的Avalon进行讨论，对三者特性进行分析和比较。 1 AMBA总线 （Advanced Microcontroller Bus Architecture）总线规范是ARM公司设计的一种用于AMBA 高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单

国家标准GB_T12402-2000《经济类型分类与代码》

国家标准GB/T12402-2000《经济类型分类与代码》代码1011经济类型内资国有全资说明资金主要来源于内地的经济组织。 全部资产（资金）归国家所有，并按国家有关规定登记注册的非公司制的经济组织（不含有限责任公司中的国有独资公司和联营中的国有联营）和国家和政党机关。 全部资产归集体所有，并按国家有关规定登记注册的经济组织（不含有限责任、股份合作和联营中的集体联营）。 以合作制为基础，由职工共同出资入股，吸收一定比例社会资产投资组建；实行自主经营，自负盈亏，共同劳动，按劳分配与按股分红的一种集体经济组织。 两个及以上相同或不同的经济类型的经济组织，按自愿、平等、互利原则共同投资组成的非公司型经济组织。 根据国家有关规定登记注册，由两个以上，五十个以下股东共同出资，每个股东以其所认缴的出资额对公司承担有限责任，公司以其全部资产对其债务承担有限责任的经济组织。 包括国有独资公司及其他有限责任公司。 根据国家有关规定登记注册，其全部注册资本由等额股份构成并通过发行股票筹集资本，股东以其认购的股份对公司承担有限责任，公司以其全部资产对其债务承担责任的经济组织。 由自然人投资设立或由自然人控股，以雇佣劳动为基础的赢利性经济组织。 以上未包括的内资经济类型。 1213集体全资股份合作1415联营有限责任公司股份有限公司私有其他内资港澳台投资资本（资金）部分（达国家规定比例以上）或全部来源于港澳台的经济组织。

内地和港澳台合资内地和港澳台合作港澳台地区投资者与内地经济组织依照国家有关规定，按合资合同规定的比例投资设立、分配利润和分担风险的经济组织。 港澳台地区投资者与内地经济组织依照国家有关规定，按合作合同的约定进行投资或提供条件设立、分配利润和分担风险的经济组织。 港澳台独资依照国家有关规定，在内地由港澳台地区独资者全额投资设立的经济组织。 港澳台投资根据国家有关规定，经外经贸部依法批准设立，其中港澳台投资者的股股份有限公本占公司注册资本25%以上的股份有限公司。 司其他港澳台投资国外投资中外合作以上未包括的港、澳、台投资经济组织。 资本（资金）部分（达到国家规定比例以上）或全部来源于国外的经济组织。 国外法人或个人与内地经济组织依照国家有关规定，按合资合同规定比例投资设立、分配利润和分担风险的经济组织。 依照国家有关规定，按合作合同的约定进行投资或提供条件设立、分配利润和分担风险的经济组织。 外资依照国家有关规定，在内地由外国投资者全额投资设立的经济组织。 国外投资股根据国家有关规定，经外经贸部依法批准设立，其中外资的股本占公司份有限公司注册资本25%以上的股份有限公司。 其他国外投资其他以上未包括的国外投资的经济组织。 以上未包括的经济组织。 注： ①卫生行业经济类型仅采用GB/T12402前两位代码；②卫生行业暂不使用代码

计算机组成原理习题答案3解析

第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？ (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解： (1) 该存储器能存储：字节4M 8 32 220=? (2) 需要 片88 232 28512322192020=??=??K (3) 用512K ?8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片? (3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解： (1) 共需 条464 1664 226=??M 内存条 (2) 每个内存条内共有 328 464 16=??M M 个芯片 (3) 主存共需多少1288 464 648464226=??=??M M M 个RAM 芯片， 共有4个内存条，故 CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根 地址线用于内存条内部单元的选择。 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解： (1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448 1632 64=?=??K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位 数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、

国内外标准代码一览

国外标准代码一览 国标准： AQ 安全行业标准 BB 包装行业标准 CAS 中国标准化协会标准 CB、CBM 船舶行业标准 CCEC 中国节能产品认证技术要求CECS 工程建设标准化协会标准 CH 测绘行业标准 CJ、CJJ 城镇建设行业标准 CNCA 认证认可委强制认证实施规则CY、CW 新闻出版行业标准 DA 档案行业标准 DB 地震行业标准 DL、DLJ 电力行业标准 DZ 地质矿产行业标准 EJ 核工业行业标准 FZ、FJJ 纺织行业标准 GA 公共安全行业标准 GB 国家标准 GBJ 工程建设国家标准 GBn 国家部标准

GH 供销合作行业标准 GHZB 国家环境质量标准 GJB 国家军用标准 GWKB 国家污染物控制标准 GY、GYJ 广播电影电视标准 HAF 核安全法规 HB、HBMm 航空行业标准 HBC 环境产品技术要求 HCRJ 中国环境保护产品认定技术条件HG 化工行业标准 HGJ 化工行业工程建设规程 HJ 环境保护行业标准 HJB 海军标准 HJBZ 环境标志行业标准 HS 海关行业标准 HY 海洋行业标准 、JBJ 机械行业标准 JC 建材行业标准 JG 建筑行业标准 JGJ 建筑行业工程建设规程 JJ 城乡建设环境保护行标 JJF 国家计量检定规

JJG 国家计量检定规程 JR 金融行业标准 JT、JTJ、JTG 交通行业标准JY 教育行业标准 LB 旅游行业标准 LD 劳动和劳动安全行业标准LS 粮食行业标准 LY 林业行业标准 MH 民用航空行业标准 MT 煤炭行业标准 MZ 民政行业标准 NY 农业行业标准 QB、QBJ 轻工行业标准QC 汽车行业标准 QJ 航天行业标准 QX 气象行业标准 SB、SBJ 商业行业标准 SC 水产行业标准 SD、SDJ 水利电力行业标准SH、SHJ 石油化工行业标准SJ 电子行业标准 SL、SLJ 水利行业标准

国家标准代号

国家标准代号 序号代号含义管理部门 1 GB 中华人民共和国强制性国家标准国家标准化管理委员会 2 GB/T 中华人民共和国推荐性国家标准国家标准化管理委员会 3 GB/Z 中华人民共和国国家标准化指导性技术文件国家标准化管理委员会 行业标准代号 序号代号含义主管部门 1 BB 包装中国包装工业总公司包改办 2 CB 船舶国防科工委中国船舶工业集团公司、中国船舶重工集团公司（船舶） 3 CH 测绘国家测绘局国土测绘司 4 CJ 城镇建设建设部标准定额司（城镇建设） 5 CY 新闻出版国家新闻出版总署印刷业管理司 6 DA 档案国家档案局政法司 7 DB 地震国家地震局震害防预司 8 DL 电力中国电力企业联合会标准化中心 9 DZ 地质矿产国土资源部国际合作与科技司（地质） 10 EJ 核工业国防科工委中国核工业总公司（核工业） 11 FZ 纺织中国纺织工业协会科技发展中心 12 GA 公共安全公安部科技司 13 GY 广播电影电视国家广播电影电视总局科技司 14 HB 航空国防科工委中国航空工业总公司（航空）

16 HJ 环境保护国家环境保护总局科技标准司 17 HS 海关海关总署政法司 18 HY 海洋国家海洋局海洋环境保护司 19 JB 机械中国机械工业联合会 20 JC 建材中国建筑材料工业协会质量部 21 JG 建筑工业建设部（建筑工业） 22 JR 金融中国人民银行科技与支付司 23 JT 交通交通部科教司 24 JY 教育教育部基础教育司（教育） 25 LB 旅游国家旅游局质量规范与管理司 26 LD 劳动和劳动安全劳动和社会保障部劳动工资司（工资定额） 27 LY 林业国家林业局科技司 28 MH 民用航空中国民航管理局规划科技司 29 MT 煤炭中国煤炭工业协会 30 MZ 民政民政部人事教育司 31 NY 农业农业部市场与经济信息司（农业） 32 QB 轻工中国轻工业联合会 33 QC 汽车中国汽车工业协会 34 QJ 航天国防科工委中国航天工业总公司（航天） 35 QX 气象中国气象局检测网络司 36 SB 商业中国商业联合会行业发展部 37 SC 水产农业部（水产）

微机原理考试试题与答案分析报告

微型计算机原理与接口技术综合测试题一 一、单项选择题(下面题只有一个答案是正确的，选择正确答案填入空白处) 一、单项选择题 1．（1）A （2）B 2．B 3．B 4．D 5．C 6．C 7．（1）C （2）B 8．（1）A （2）C 9．B 10.A 11 B 12 C 13 A 14 C 15 C 16 C 17 B 18 B 19 B 20 C 1．8086CPU通过（A ）控制线来区分是存储器访问，还是I/O访问，当CPU执行IN AL,DX 指令时，该信号线为（B ）电平。 （1） A. M/ B. C. ALE D. N/ (2) A. 高 B. 低 C. ECL D. CMOS 2．n+1位有符号数x的补码表示围为（B ）。 A. －2n < x < 2n B. －2n ≤ x ≤ 2n -1 C. －2n -1 ≤ x ≤ 2n-1 D. －2n < x ≤ 2n 3．若要使寄存器AL中的高4位不变，低4位为0，所用指令为（ B ）。 A. AND AL, 0FH B. AND AL, 0FOH C. OR AL, 0FH D. OR AL 0FOH 4．下列MOV指令中，不正确的指令是（ D ）。 A. MOV AX, BX B. MOV AX, [BX] C. MOV AX, CX D. MOV AX, [CX] 5．中断指令INT 17H的中断服务程序的入口地址放在中断向量表地址（ C ）开始的4个存贮单元。 A. 00017H B. 00068H C. 0005CH D. 0005EH 6．条件转移指令JNE的条件是（ C ）。 A. CF=0 B. CF=1 C. ZF=0 D. ZF=1 7. 在8086/8088 CPU中，一个最基本的总线读写周期由（C ）时钟周期(T状态)组成，在T1状态，CPU往总线上发（B ）信息。 ⑴ A. 1个 B. 2个 C. 4个 D. 6个 ⑵ A. 数据 B . 地址 C. 状态 D. 其它 8. 8086有两种工作模式, 最小模式的特点是（A ）,最大模式的特点是（C ）。 ⑴ A. CPU提供全部控制信号 B. 由编程进行模式设定 C. 不需要8286收发器 D. 需要总线控制器8288 ⑵ A. M/ 引脚可直接引用 B. 由编程进行模式设定 C. 需要总线控制器8288 D. 适用于单一处理机系统 9.在8086微机系统的RAM 存储单元器0000H:002CH开始依次存放23H，0FFH，00H，和0F0H四个字节，该向量对应的中断号是( B )。 A. 0AH B. 0BH C. 0CH D. 0DH 10.真值超出机器数表示围称为溢出,,此时标志寄存器中的( A )位被置位 A. OF B AF C PF D CF 11.8086 系统中存储器地址空间为1M,而在进行I/O读写是,有效的地址线是( B ) A . 高16位 B. 低16位 C. 高8位 D. 低8位 12.8086 CPU中段寄存器用来存放( C ) A. 存储器的物理地址 B. 存储器的逻辑地址 C. 存储器的段基值 D. 存储器的起始地址 13.8259A可编程中断控制器的中断服务寄存器ISR用于( A ) A.记忆正在处理中的中断 B. 存放从外设来的中断请求信号

计算机组成原理简答题分析

问答: 1.什么是大小端对齐 Little-Endian就是低位字节排放在内存的低地址端，高位字节排放在内存的高地址端。 Big-Endian就是高位字节排放在内存的低地址端，低位字节排放在内存的高地址端。 2.什么是指令周期、机器周期和时钟周期？三者有何关系？ 答：指令周期是CPU完成一条指令的时间；机器周期是所有指令执行过程的一个基准时间，机器周期取决于指令的功能及器件的速度；一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。 3.什么是总线判优？为什么需要总线判优？ 答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占有总线。因为总线传输的特点就是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。 4.什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理答：所谓程序访问的局部性即程序执行时对存储器的访问是不均匀的，这是由于指令和数 据在主存的地址分布不是随机的，而是相对地簇聚。 存储系统的Cache—主存级和主存—辅存级都用到程序访问的局部性原理。 对Cache—主存级而言，把CPU最近期执行的程序放在容量较小、速度较高的Cache中。对主存—辅存级而言，把程序中访问频度高、比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。 5.指令和数据都存于存储器中，从时间和地址两个角度，说明计算机如何区分它们？解：计算机区分指令和数据有以下2种方法： 通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。 通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。 6.除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种） 提高整机速度的措施。． 针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度； 针对存储器，可以采用多体并行结构提高整机的速度； 针对控制器，可以通过指令流水设计技术提高整机的速度； 针对控制器，可以通过超标量设计技术提高整机的速度； 针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链； 针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。 7.I/O有哪些编址方式？各有何特点？ 解：常用的I/O编址方式有两种：I/O与内存统一编址和I/O独立编址。 特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O 设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专

《计算机组成原理》典型例题讲解

分析设计计算： 1.CPU 结构如图1所示，其中有一个累加寄存器AC ，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明图中四个寄存器的名称。 （2） 简述指令从主存取到控制器的数据通路。 （3） 简述数据在运算器和主存之间进行存 / 取访问的数据通路。 图1 解： （1） a 为数据缓冲寄存器 DR ，b 为指令寄存器 IR ，c 为主存地址寄存器， d 为程序计数器PC 。 （2） 主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。 （3） 存贮器读 ：M →缓冲寄存器DR →ALU →AC 存贮器写 ：AC →缓冲寄存器DR →M 2. 某机器中，配有一个ROM 芯片，地址空间0000H —3FFFH 。现在再用几个16K ×8的芯片构成一个32K ×8的RAM 区域，使其地址空间为8000H —FFFFH 。假设此RAM 芯片有/CS 和/WE 信号控制端。CPU 地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W ，MREQ(存储器请求)，当且仅当MREQ 和R//W 同时有效时，CPU 才能对有存储器进行读(或写)。 （1）满足已知条件的存储器，画出地址码方案。 （2）画出此CPU 与上述ROM 芯片和RAM 芯片的连接图。 解：存储器地址空间分布如图1所示，分三组，每组16K ×8位。 由此可得存储器方案要点如下： （1） 用两片16K*8 RAM 芯片位进行串联连接，构成32K*8的RAM 区域。 片内地址 ：A 0 ——A 13 ，片选地址为：A 14——A 15； （2） 译码使用2 ：4 译码器； （3） 用 /MREQ 作为2 ：4译码器使能控制端，该信号低电平（有效） 时，译码器工作。

国家行业分类标准

《国民经济行业分类》（GB/T4754-2002）

014 0140 中药材的种植指主要用于中药配制以及中成药加工的药材作物的种植。 02 林业 021 林木的培育和种植 0211 育种和育苗 0212 造林指在荒山、荒地、沙丘和退耕地等一切可以造林的土地上进行的林木和竹子 的种植活动和恢复森林的活动。 0213 林木的抚育和管理指为促进林木生长发育，在林木生长的不同时期进行的促进林木生长发育的 措施活动。 022 木材和竹材的采运指对林木和竹木的采伐，并将其运出山场至贮木场的生产活动。 0221 木材的采运 0222 竹材的采运 023 0230 林产品的采集指在天然森林和人工林地进行的各种林木产品和其他野生植物的采集等活 动。 03 畜牧业指为了获得各种畜禽产品而从事的动物饲养活动。 031 0310 牲畜的饲养指对牛、羊、马、驴、骡、骆驼等主要牲畜的饲养。 032 0320 猪的饲养 033 0330 家禽的饲养 034 0340 狩猎和捕捉动物指对各种野生动物的捕捉以及与此相关的活动。 039 0390 其他畜牧业 04 渔业 041 海洋渔业 0411 海水养殖指利用海水对各种水生动植物的养殖活动。 0412 海洋捕捞指在海洋中对各种天然水生动植物的捕捞活动。 042 内陆渔业 0421 内陆养殖指在内陆水域进行的各种水生动物的养殖。

092 贵金属矿采选指对在地壳中含量极少的金、银和铂族元素（铂、铱、锇、钌、钯、铑）矿 的采选活动。 0921 金矿采选 0922 银矿采选 0929 其他贵金属矿采选 093 稀有稀土金属矿采选指对在自然界中含量较小，分布稀散或难以从原料中提取，以及研究和使 用较晚的金属矿开采、精选活动。 0931 钨钼矿采选 0932 稀土金属矿采选指镧系金属及与镧系金属性质相近的金属矿的采选活动。 0933 放射性金属矿采选指对主要含钍和铀的矿石开采，以及对这类矿石的精选活动。 0939 其他稀有金属矿采选指对稀有轻金属矿、稀有高熔点金属矿、稀散金属矿，以及其他稀有金属矿 的采选活动。 10 非金属矿采选业 101 土砂石开采 1011 石灰石、石膏开采指对石灰、石膏，以及石灰石助熔剂的开采活动。 1012 建筑装饰用石开采指通常在采石场切制加工各种纪念碑及建筑用石料的活动。 1013 耐火土石开采 1019 粘土及其他土砂石开采指用于建筑、陶瓷等方面的粘土开采，以及用于铺路和建筑材料的石料、石 渣、砂的开采。 102 1020 化学矿采选指对化学矿和肥料矿物的开采。 103 1030 采盐指通过以海水（含沿海浅层地下卤水）为原料晒制，或以钻井汲取地下卤水， 或注水溶解地下岩盐为原料，经真空蒸发干燥，以及从盐湖中采掘制成的以氯化 钠为主要成分的盐产品的开采、粉碎和筛选活动。 109 石棉及其他非金属矿采选指对石棉、石墨、贵重宝石、金刚石、天然磨料，以及其他矿石的开采。 1091 石棉、云母矿采选

中华人民共和国国家标准职业分类与代码

2 中华人民共和国国家标准 职业分类与代码 1范围 本标准规定了我国职业的分类结构、类别、代码及说明。 本标准适用于按职业分类的各种普查、调查统计及行政管理和国内外信息交流等。 2 术语和定义 2.1下列术语和定义适用于本标准。 职业occupation 从业人员为获取主要生活来源所从事的社会性工作的类别。 3职业分类原则 3.1按从业人口本人所从事工作性质的同一性进行分类。 4职业分类及编码方法 4.1职业分类 划分为大类、中类、小类三层。其中大类8个，中类65个，小类410个。 8个大类的排列顺序及名称如下： 第一大类：国家机关、党群组织、企业、事业单位负责人 第二大类：专业技术人员 第三大类：办事人员和有关人员 第四大类；商业、服务业人员 第五大类：农、林、牧、渔、水利业生产人员 第六大类：生产、运输设备操作人员及有关人员 第七大类：军人（人口普查不涉及） 第八大类：不便分类的其他从业人员 4.2 代码结构 第一位表示大类；第二位表示中类；第三位表示小类。大类和中类之间用短线“-”隔开，以示区别。 4.3编码方法 第一大类用O表示；第二大类用1／2表示，占1、2两个数字；第六大类用6／7／8／9表示，占用6、7、8、9四个数字；第八大类用999表示；其余各大类均占用一个数字。 5 使用说明 5．1 同时从事一种以上职业的人员，以劳动时间较长的为其职业；如不能确定时间长短者，以经济收入较多的为其职业。在同一工作场所，从事一种以上职业的人员，以其技术性较高的工作为职业。 5.2 学徒工应按其所学习和从事的工作种类进行划分。

5.3 具有各类专业技术职务的人员，同时担任行政负责人的，按行政职务归类。 5.4 对同时担任党和行政职务的领导干部，按主要职务归类。 6 职业分类与代码及说明 表1：职业分类与代码表 表2：职业分类与代码说明

各种通信总线的比较

计算机总线 1．概念：总线就是计算机各模块间进行信息传输的通道。不同的总线都是为了解决某一方面问题而产生的。 2．分类： （1）内部总线：包括片内总线、存储总线、片总线（元件级总线） （2）系统总线（I/O通道总线）：包括PCI（Peripheral Component Interconnect Local Bus）总线、ISA（Industrial Standard Architecture、工业标准结构）总线、AGP（Accelerated Graphics Port，加速图形端口）总线、VME总线、MCA（微通道、PS/2）总线、Multi Bus总线、STE总线、STD总线、EISA（扩展工业标准结构）总线、SCSI（Small Computer System Interface、软盘和主机）总线、IDE（硬盘和主机）总线、VESA （提高系统视频性能）总线、VL总线、PCMCIA（个人计算机存储器卡国际协会）总线等，系统总线一般都以插槽的形式出现在主板上（3）外部总线（通信总线）：分为串行和并行两大类。串行：RS232C、USB、IEEE1394、ADB（Apple desktop bus）、A.b（存取总线）、CHI(Concentration Highway Interface)、GeoPort 并行：IEEE-488、VXI 外部总线也必须通过系统总线来实现和主机的通信。比如USB是通过PCI到USB的主控制器。 选用哪一种总线技术时，应当明确各种总线的设计目的，即它的主要应用领域，然后根据自己的具体需要，选择一种总线规范来实现。 四种常用的串行通信总线比较：

计算机组成原理习题答案3解析

` 第3章习题参考答案 1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息 (2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片 (3) 需要多少位地址作芯片选择 解： (1) 该存储器能存储：字节4M 8 32 220=? { (2) 需要 片88 232 28512322192020=??=??K (3) 用512K 8位的芯片构成字长为32位的存储器，则需要每4片为一组进行 字长的位数扩展，然后再由2组进行存储器容量的扩展。所以只需一位最高位地址进行芯片选择。 2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条？ (2) 每个内存条内共有多少DRAM 芯片？ (3) 主存共需多少DRAM 芯片 CPU 如何选择各内存条 解： (1) 共需 条464 1664 226=??M 内存条 (2) 每个内存条内共有 328 464 16=??M M 个芯片 (3) 主存共需多少 1288 464 648464226=??=??M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地 址线用于内存条内部单元的选择。 * 3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。 (2) 设存储器读/写周期为μS ，CPU 在1μS 内至少要访问一次。试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少 解：

国家标准的代号和编号

（一）国家标准的代号和编号 国家标准的代号由大写汉字拼音字母构成，强制性国家标准代号为"GB"，推荐性国家标准的代号为"GB／T"。 国家标准的编号由国家标准的代号、标准发布顺序号和标准发布年代号（四位数组成），示例如下： 强制性国家标准 推荐性国家标准 国家实物标准（样品），由国家标准化行政主管部门统一编号，编号方法为国家实物标准代号（为汉字拼音大写字母"GSB"）加《标准文献分类法》的一级类目、二级类目的代号及二级类目范围内的顺序、四位数年代号相结合的办法，如： （二）行业标准的代号和编号 1、代号和编号 行业标准代号由汉字拼音大写字母组成。行业标准的编号由行业标准代号、标准发布顺序及标准发布年代号（四位数）组成，示例如下：

（1）强制性行业标准编号 （2）推荐性行业标准编号 2、行业标准代号 由国务院各有关行政主管部门提出其所管理的行业标准范围的申请报告，国务院标准化

（三）地方标准的代号和编号 1、地方标准的代号 由汉字"地方标准"大字拼音"DB"加上省、自治区、直辖市行政区划代码（见表1－2）的前两位数子，再加上斜线T组成推荐性地方标准；不加斜线T为强制性地方标准，如：强制性地方标准：DB×× 推荐性地方标准：DB××／T 2、地方标准的编号 地方标准的编号由地方标准代号、地方标准发布顺序号、标准发布年代号（四位数）三部分组成。示列如下：

（四）企业标准的代号和编号 1、企业标准的代号 企业标准的代号由汉字"企"大写拼音字母"Q"加斜线再加企业代号组成，企业代号可用大写拼音字母或阿拉数字或两者兼用所组成。企业代号按中央所属企业和地方企业分别由国务院有关行政主管部门或省、自治区、直辖市政府标准化行政主管部门会同同级有关行政主管部门加以规定。示例：Q／。 企业标准一经制定颁布，即对整个企业具有约束性，是企业法规性文件，没有强制性企业标准和推荐企业标准之分。 2、企业标准的编号 企业标准的编号由企业标准代号，标准发布顺序号和标准发布年代号（四位数）组成。示例如下：

SoC片上五种总线标准的分析比较

SoC片上五种总线标准的分析比较 （2008年6月） 摘要：随着SoC（片上系统）的快速发展，高速片上数据传输对片上总线的要求越来越高。本文在分析当前设计中常用的五种SoC 片上总线标准（ARM的AMBA总线、Silicore的Wishbone总线、IBM公司的CoreConnect总线、Altera的Avalon总线和OCP-IP设计的OCP 总线）的基础上，对它们的综合应用和性能进行了分析比较。 随着超大规模集成电路的迅速发展，半导体工业进入深亚微米时代，器件特征尺寸越来越小，芯片规模越来越大，可以在单芯片上集成上百万到数亿只晶体管。如此密集的集成度使我们现在能够在一小块芯片上把以前由CPU和若干I/O接口等数块芯片实现的功能集成起来，由单片集成电路构成功能强大、完整的系统，这就是我们通常所说的片上系统SoC （System on Chip）。它是以嵌入式系统为核心，以IP复用技术为基础，集软、硬件于一体，并追求产品系统最大包容的集成芯片。近10年来，无论是消费类产品如电视、录像机，还是通信类产品如电话、网络设备，这些产品的核心部分都开始采用芯片作为它们的“功能中枢”。 SoC片上总线尚处于发展阶段，不像微机总线那样成熟，目前还没有统一的标准，因此各大厂商和组织纷纷推出自己的标准，以便在未来的SoC片上总线标准中占有一席之地。目前，SoC总线架构有很多，本文就目前使用较多的五种SoC片上总线标准──ARM的AMBA总线、Silicore的Wishbone总线、IBM公司的CoreConnect总线、Altera的Avalon 总线和OCP-IP设计的OCP总线进行了分析讨论，为大家使用提供一些参考。 1、SoC片上的五种总线标准 1.1 AMBA总线 AMBA（Advanced Microcontroller Bus Architecture）总线规范是ARM 公司设计的一种用于高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，非常适合于现代大规模集成电路设计自动化的要求。AMBA 总线规范是一个开放标准，可免费从ARM 获得。 目前，AMBA拥有众多第三方支持，被ARM公司90%以上的合作伙伴采用，在基于ARM处理器内核的SoC设计中，已经成为广泛支持的现有互联标准之一。 AMBA总线是一个多总线系统。它独立于处理器和制造工艺技术，增强了各种应用中的外设和系统宏单元的可重用性，规范定义了三种可以组合使用的不同类型的总线：AHB （Advanced High-performance Bus）、ASB（Advanced System Bus）和APB（Advanced Perip heral Bus）。典型的基于AMBA的SoC核心部分如图1所示。其中高性能系统总线（AHB 或ASB）主要用以满足CPU和存储器之间的高带宽要求，CPU、片内存储器和DMA设备等高速设备连接在其上，而系统的大部分低速外部设备则连接在低带宽总线APB上。系统总线和外设总线之间用一个桥接器（AHB/ ASB-APB-Bridge）进行连接。 图1 基于AMBA总线的微控制器 1.1.1 AHB AMBA的AHB适用于高性能和高时钟频率的系统模块。它作为高性能系统的骨干总线，主要用于连接高性能和高吞吐量设备之间的连接，如CPU 、片上存储器、DMA设备和DSP

第4_6章习题

第四章输入/输出与中断 二．单项选择题 2．在程序控制传送方式中，哪种传送可提高系统的工作效率（）。 A.无条件传送 B.条件传送 C.查询传送 D.中断传送 答案：D分析：条件传送就是查询传送。若采用无条件传送或条件传送，在传送数据时，外设必须是处于准备好或空闲状态，否则CPU就必须等待、不断查询。而中断传送方式，CPU与外设并行工作，CPU无需了解外设的工作状态，每当收到外设主动发来的中断请求信号，就意味着外设当前准备好/空闲，CPU就可立即与外设交换数据。 3．用DMA方式进行数据传送，是在（）控制下进行的。 A.CPU B.DMAC C.软件 D.8288 答案：B分析：用DMA传送方式，数据在外设和内存之间直接进行传送，无需CPU的参预和不是用软件来实现，而是由专门的DMA控制器来对数据传送过程进行控制。 4．I/O设备与CPU之间交换信息，其状态信息是通过（）总线传送给CPU的。 A.地址 B.数据 C.控制 D.三者均可 答案：B分析：I/O设备与CPU之间交换的信息一般是：控制信息、状态信息和数据信息。它们都是以二进制形式的代码，通过数据总线在CPU与I/O设备之间传送。 5．在8086/8088微机系统中，可访问的I/O端口地址范围为（）。 A.00H～FFH B.000H～FFFH C.0000H～FFFFH D.00000H～FFFFFH 答案：C 分析：根据8086/8088的规定，I/O端口的地址线为16位，可以表示为216个不同I/O 端口地址，用十六进制来表示，只需用4位。 6．8086/8088微处理机可寻址访问的最大I/O空间为（）。 A.8KB B.32KB C.64KB D.1MB 答案：C 分析：与（5）类似，一个I/O端口地址对应一个字节端口，216=64K。 7．CPU对外设的访问实质上是对（）的访问。 A.接口 B.I/O端口 C.I/O设备 D.接口电路 答案：B分析：外设是通过I/O接口才能与CPU连接，而一个接口中往往有多个端口，每个端口都对应一个地址，CPU访问外部正是使用端口地址来寻址的，所以说CPU实质访问只是接口中的端口。 8．CPU与I/O设备交换信息，无需要传送（）信息。 A.数据 B.状态 C.控制 D.地址 答案：D分析：CPU与I/O设备交换信息的最终目的就是为了正确传送数字信息，为此彼此间需要联络同步，而控制信息和状态信息就是它们这间的应答信号。 9．8086CPU对I/O设备进行读操作时，和DT/应该是（）。 A.0，0 B.0，1 C.1，0 D.1，1 答案：A分析：8086CPU访问I/O设备时，引脚信号的有效电平为低电平，而进行读操作 时，引脚信号DT/的有效电平为低电平。 10．8086/8088对/0H端口进行写操作，正确指令是（）。 A.OUT /0H，AL B.OUT [10H]，AL C.OUT AL，/0H D.OUT AL，[10H] 答案：A分析：B目的操作数不该加括弧；C目的操作数与源操作数发生颠倒；D中出现上述两种错误。 11．CPU对INTR中断请求的响应过程是执行（）INTA总线周期。 A.1个 B.2个 C.3个 D.4个 答案：B分析：8088/8086规定中断响应执行二个INTA总线周期。第一个周期，用以通知外设得到CPU的响应；第二个周期，通知外设将中断类型码送入DB，以便CPU读取。 12．CPU响应非屏蔽中断请求NMI的必要条件是（）。 A.当前一条指令执行完 B.NMI=1 C.IF=1 D.A与B 答案：D分析：非屏蔽中断请求NMI不受IF的影响，外部中断请求都是在CPU完成当前一条指令后，才可能被响应。 13．不可屏蔽中断NMI的中断类型码为（）。 A.1 B.2 C.3 D.4