文档库 最新最全的文档下载
当前位置:文档库 › 四输入或非门电路和版图设计

四输入或非门电路和版图设计

四输入或非门电路和版图设计
四输入或非门电路和版图设计

成绩评定表

课程设计任务书

目录

目录 .......................................................................................................... 错误!未定义书签。

1.绪论 ....................................................................................................... 错误!未定义书签。

设计背景 ........................................................................................ 错误!未定义书签。

设计目标 ........................................................................................ 错误!未定义书签。

2.四输入或非门 ......................................................................................... 错误!未定义书签。

四输入或非门电路结构 ................................................................ 错误!未定义书签。

四输入或非门电路仿真 ................................................................ 错误!未定义书签。

四输入或非门的版图绘制 ............................................................ 错误!未定义书签。

四输入或非门的版图电路仿真 .................................................... 错误!未定义书签。

LVS检查匹配 ................................................................................. 错误!未定义书签。总结 .......................................................................................................... 错误!未定义书签。附录一:原理图网表 ................................................................................ 错误!未定义书签。附录二:版图网表 .................................................................................... 错误!未定义书签。

1.绪论

设计背景

Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛,具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library,这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。

设计目标

1.用tanner软件中的原理图编辑器S-Edit编辑四输入或非门电路原理图。

2.用tanner软件中的TSpice对四输入或非门电路进行仿真并观察波形。

3.用tanner软件中的L-Edit绘制四输入或非门版图,并进行DRC验证。

4.用tanner软件中的TSpice对四输入或非门的版图电路进行仿真并观察波形。

5.用tanner软件中的layout-Edit对四输入或非门进行LVS检验观察原理图与版图的匹配程度。

2.四输入或非门

四输入或非门电路结构

四输入或非门是最常用的基本功能电路之一,广泛应用于数字逻辑电路电路设计中。在本次课程设计中,使用tanner软件中的原理图编辑器S-Edit编辑四输入或非门电路原理图。

真值表如下。

表四输入或非门的真值表

原理图如图。

图四输入或非门的原理图

四输入或非门电路仿真

使用TSpice对原理图进行仿真。

首先,生成电路网表,如图。

图生成原理图电路网表

给四输入或非门的输入端加入激励信号。仿真中高电平为Vdd=5V,低电平为Gnd,并添加输入输出延迟时间。进行仿真,输出波形。波形图如下图。

图四输入或非门电路输入输出波形图

四输入或非门的版图绘制

用L-Edit版图绘制软件对四输入或非门电路进行版图绘制,版图结果如图。

图四输入或非门电路版图

进行DRC检测,检测是否满足设计规则。如图。

图DRC验证结果

四输入或非门的版图电路仿真

同原理图仿真相同,首先生成电路网表。如图。

图生成版图电路网表

添加激励、电源和地,同时观察输入输出波形,波形如图。

图四输入或非门电路版图输入输出波形图

四输入或非门电路的版图仿真波形与原理图的仿真波形,基本一致,并且符合输入输出的逻辑关系,电路的逻辑设计正确无误。

LVS检查匹配

对四输入或非门进行LVS检查验证,首先添加输入输出文件,选择要查看的输出,观察输出结果检查四输入或非门原理图与版图的匹配程度。

首先导入网表,如下图。

图导入网表

输出结果如图。

图电路LVS检查匹配图

网表匹配,设计无误。

总结

通过两周的课程设计学习,综合运用所学的知识完成了设计任务。使我更进一步熟悉了专业知识,并深入掌握仿真方法和工具、同时为毕业设计打基础的实践环节。进一步熟悉设计中使用的主流工具,学习了良好的技术文档撰写方法;了解后端设计;加深综合对所学课程基础知识和基本理论的理解好掌握,培养了综合运用所学知识,独立分析和解决工程技术问题的能力;培养了在理论计算、制图、运用标准和规范、查阅设计手册与资料以及应用工具等方面的能力,逐步树立正确的设计思想。

在老师布置好题目后,我仔细进行设计,通过查阅各种参考书籍,最终把实验做出来了,达到了老师对本实验的要求。在这次设计中我收获颇丰,首先最直接的收获就是我巩固了这节课所学的知识,把它运用到实践中去,并且学到了许多在课本中所没有的知识。通过查阅相关知识,进一步加深对tannerr的了解。其次,我们不管做什么都不能粗心,如我们输入程序时把字母打错了时,保存文件时名称与程序中的名称不一样时,都会导致编译错误,在此过程中虽然浪费了不少时间,但这也让我注意到实际做设计时应该应该注意的问题,意识到自己的不足,对学过的知识了解不够深刻,掌握的不足够。

通过对典型IC集成电路的原理图和版图的绘制及仿真,对模拟电路的工作原理有了进一步的了解。再借助tanner软件模拟电路的原理图绘制及其版图生成,熟悉了tanner 在此方面的应用,以增强计算机辅助电路模拟与设计的信心。

总的来说,这次设计还算成功,也让我明白了要把理论知识与实践结合起来,从实践中强化自己的理论,才能更好提高自己的实际动手能力和独立思考能力。如果在设计过程中遇到问题时,我们要有耐心的查找错误,这也是学习的过程。

参考文献

[1]Alan Art of Analong Layout second Edition模拟电路版图的艺术.第二版.电子工业出版社,2013。

[2]王颖著.集成电路版图设计与Tanner EDA工具使用.第二版.西安电子科技大学出版社,2009。

[3]曾庆贵著.集成电路版图基础.机械工业出版社,2008。

[4]张为著.集成电路版图基础.清华大学出版社,2009。

[5]廖谷平,陆瑞强著. Tanner Pro集成电路设计与布局实战指导.科学出版社2007

附录一:原理图网表

.include "D:\tanner\TSpice70\models\"

Vdd Vdd Gnd 5

VA A Gnd PULSE (0 5 0 10n 10n 50n 100n)

VB B Gnd PULSE (0 5 0 10n 10n 50n 200n)

VC C Gnd PULSE (0 5 0 10n 10n 30n 100n)

VD D Gnd PULSE (0 5 0 10n 10n 50n 150n)

.tran/op 10n 800n method=bdf

.print tran v(Y) v(A) v(B) v(C) v(D)

* SPICE netlist written by S-Edit Win32

* Written on Jul 3, 2013 at 16:20:23

* Waveform probing commands

.probe

.options probefilename=""

+ probesdbfile="C:\Users\SHARK\Desktop\zou\"

+ probetopmodule="Module0"

* Main circuit: Module0

M1 Y A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 Y B Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M3 Y C Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M4 Y D Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 Y D N5 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 N5 C N6 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M7 N6 B N7 Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M8 N7 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u * End of main circuit: Module0

附录二:版图网表

* Circuit Extracted by Tanner Research's L-Edit Version / Extract Version ; * TDB File: C:\Users\SHARK\Desktop\zou\

* Cell: Cell0 Version

* Extract Definition File: D:\tanner\LEdit90\Samples\SPR\example1\

* Extract Date and Time: 07/03/2013 - 15:15

.include "D:\tanner\TSpice70\models\"

.include "D:\tanner\TSpice70\models\"

Vdd Vdd Gnd 5

VA A Gnd PULSE (0 5 0 10n 10n 50n 100n)

VB B Gnd PULSE (0 5 0 10n 10n 50n 200n)

VC C Gnd PULSE (0 5 0 10n 10n 30n 100n)

VD D Gnd PULSE (0 5 0 10n 10n 50n 150n)

.tran/op 10n 800n method=bdf

.print tran v(2) v(A) v(B) v(C) v(D)

* Warning: Layers with Unassigned AREA Capacitance.

*

*

*

*

*

*

* Warning: Layers with Unassigned FRINGE Capacitance.

*

*

*

*

*

*

*

*

* Warning: Layers with Zero Resistance. *

*

*

*

* NODE NAME ALIASES

* 1 = D ,

* 3 = Gnd (2,

* 4 = Vdd (5,

* 5 = A (8,

* 6 = B (21,

* 9 = C ,

M1 2 D 8 Vdd PMOS L=3u W=11u

* M1 DRAIN GATE SOURCE BULK (49 52 M2 Gnd D 2 Gnd NMOS L=3u W=11u

* M2 DRAIN GATE SOURCE BULK (49 52 M3 8 C 10 Vdd PMOS L=3u W=11u

* M3 DRAIN GATE SOURCE BULK (35 38 M4 10 B 7 Vdd PMOS L=3u W=11u

* M4 DRAIN GATE SOURCE BULK (21 24 M5 7 A Vdd Vdd PMOS L=3u W=11u

* M5 DRAIN GATE SOURCE BULK (7 10 M6 2 C Gnd Gnd NMOS L=3u W=11u

* M6 DRAIN GATE SOURCE BULK (35 38 M7 Gnd B 2 Gnd NMOS L=3u W=11u

* M7 DRAIN GATE SOURCE BULK (21 24 M8 2 A Gnd Gnd NMOS L=3u W=11u

* M8 DRAIN GATE SOURCE BULK (7 10

电路四输入与非门设计

课程设计任务书 学生姓名:专业班级:电子1003班 指导教师:封小钰工作单位:信息工程学院 题目: CMOS四输入与非门电路设计 初始条件: 计算机、ORCAD软件、L-EDIT软件 要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求) 1、课程设计工作量:2周 2、技术要求: (1)学习ORCAD软件、L-EDIT软件。 (2)设计一个CMOS四输入与非门电路。 (3)利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计,并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印,图纸应符合绘图规范。 时间安排: 2013.11.22布置课程设计任务、选题;讲解课程设计具体实施计划与课程设计报告格式的要求;课程设计答疑事项。 2013.11.25-11.27学习ORCAD软件、L-EDIT软件,查阅相关资料,复习所设计内容的基本理论知识。 2013.11.28-12.5对CMOS四输入与非门电路进行设计仿真工作,完成课设报告的撰写。 2013.12.6 提交课程设计报告,进行答辩。 指导教师签名:年月日 系主任(或责任教师)签名:年月日

摘要........................................................................ I Abstract ................................................................... II 1 绪论 (1) 2 设计内容及要求 (2) 2.1 设计的目的及主要任务 (2) 2.2 设计思想 (2) 3软件介绍 (3) 3.1 OrCAD简介 (3) 3.2 L-Edit简介 (4) 4 COMS四输入与非门电路介绍 (5) 4.1 COMS四输入与非门电路组成 (5) 4.2 四输入与非门电路真值表 (6) 5 Cadence中四输入与非门电路的设计 (7) 5.1 四输入与非门电路原理图的绘制 (7) 5.2 四输入与非门电路的仿真 (8) 6 L-EDIT中四输入与非门电路版图的设计 (10) 6.1 版图设计的基本知识 (10) 6.2 基本MOS单元的绘制 (11) 6.3 COMS四输入与非门的版图设计 (13) 7课程设计总结 (14) 参考文献 (15)

集成电路课程设计(CMOS二输入及门)

) 课程设计任务书 学生姓名:王伟专业班级:电子1001班 指导教师:刘金根工作单位:信息工程学院题目: 基于CMOS的二输入与门电路 初始条件: 计算机、Cadence软件、L-Edit软件 要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求) & 1、课程设计工作量:2周 2、技术要求: (1)学习Cadence IC软件和L-Edit软件。 (2)设计一个基于CMOS的二输入的与门电路。 (3)利用Cadence和L-Edit软件对该电路进行系统设计、电路设计和版图设计,并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印,图纸应符合绘图规范。 时间安排: 布置课程设计任务、选题;讲解课程设计具体实施计划与课程设计报告格式的要求;课程设计答疑事项。 | 学习Cadence IC和L-Edit软件,查阅相关资料,复习所设计内容的基本理论知识。 对二输入与门电路进行设计仿真工作,完成课设报告的撰写。 提交课程设计报告,进行答辩。 指导教师签名:年月日系主任(或责任教师)签名:年月日

目录 # 摘要 (2) 绪论…....………………………………………….………………….. ..3 一、设计要求 (4) 二、设计原理 (4) 三、设计思路 (4) 3.1、非门电路 (4) 3.2、二输入与非门电路 (6) 、二输入与门电路 (8) } 四、二输入与门电路设计 (9) 4.1、原理图设计 (9) 4.2、仿真分析 (10) 4.3、生成网络表 (13) 五、版图设计........................ (20) 、PMOS管版图设计 (20) 、NMOS管版图设计 (22) 、与门版图设计 (23)

输入与非门电路版图设计

成绩评定表

课程设计任务书

目录 1 绪论 (1) 1.1设计背景 (1) 1.2设计目标 (1) 2 四输入与非门电路 (2) 2.1电路原理图 (2) 2.2四输入与非门电路仿真观察波形 (2) 2.3四输入与非门电路的版图绘制 (3) 2.4四输入与非门版图电路仿真观察波形 (4) 2.5LVS检查匹配 (5) 总结 (7) 参考文献 (8) 附录一:电路原理图网表 (9) 附录二:版图网表 (10)

1 绪论 1.1 设计背景 tanner是用来IC版图绘制软件,许多EDA系统软件的电路模拟部分是应用Spice程序来完成的,而tanner软件是一款学习阶段应用的版图绘制软件,对于初学者是一个上手快,操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛,具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library,这些模块组成了一个完整的IC设计与验证解决方案。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 1.2设计目标 1.用tanner软件中的原理图编辑器S-Edit编辑四输入与非门电路原理图。 2.用tanner软件中的W-Edit对四输入与非门电路进行仿真,并观察波形。 3.用tanner软件中的L-Edit绘制四输入与非门版图,并进行DRC验证。 4.用W-Edit对四输入与非门的版图电路进行仿真并观察波形。 5.用tanner软件中的layout-Edit对四输入与非门进行LVS检验观察原理图与版图的匹配程度。

集成逻辑门电路及应用与门非门与非门

集成逻辑门电路及应用(与门,非门,与非门) 集成逻辑门电路的种类繁多,有反相器、与门和与非门、或门和或非门、异或门等,以下简单介绍几种常用的门电路及应 用电路。 1.集成逻辑门电路: (1)常用逻辑门电路图形符号 常用逻辑门电路图形符号见表1。 表1 常用逻辑门电路图形符号 (2)反相器与缓冲器 反相器是非门电路,74LS04是通用型六反相器,与该器件的逻辑功能且引脚排列兼容的器件有74HC04,CD4069等。74LS05也是六反相器,该器件的逻辑功能和引脚排列与74LS04相同,不同的是74LS05是集电极开路输出(0C门),在实际使用时,必须在输出端至电源正端接上拉电阻。 缓冲器的输出与输人信号同相位,它用于改变输人输出电平及提高电路的驱动能力,74LS07是集电极开路输出同相输出驱动器,该器件的输出高电压达30V,灌电流达40mA,与之兼容的器件有74HC07,74HCT07 等。 74LS04,CD4069引脚排列图如图1所示。

图1 74LS04,CD4069引脚排列图 (3)与门和门与非 与门和与非门种类繁多,常见的与门有2输入、3输入、4输入与门等;与非门有2输入、3输入、4输入、8输入等,常见的74LS系列(74HC系列)与门和与非门引脚排列图如图2所示。 图2 常见的74LS系列(74HC系列)与门和与非门引脚排列图 74LS08是四2输人与门,74LS00和CD4011是四2输入与非门,74LS20是双4输人与非门。 2.集成门电路的应用 (1)定时灯光提醒器 电路如图3所示,由六非门CD4069(仅用到其中两个非门,分别用IC-1和IC-2表示)和电阻、电容、电源等组成,此电路可以在1~25分钟内预定提醒时间,使用时,利用时间标尺预定时间,打开电源开关,定时器绿灯亮,表示开始计时,到了预定的时间,绿灯灭,红灯亮。

与非门

教学要求: 熟练掌握最简单的与、或、非门电路;掌握TTL 门电路、CMOS 门电路特点和逻辑功能(输入输出关系);掌握TTL 门电路、CMOS 门电路的电气特性;理解TTL 门电路、CMOS 门电路在应用上的区别。了解特殊的门电路,如OC 门,三态门,CMOS 传输门。 教学重点: TTL 门电路的外部特性,逻辑功能、电气特性。CMOS 门电路的外部特性,逻辑功能、电气特性。 2. 1 概述 门电路——用以实现各种基本逻辑关系的电子电路 正逻辑——用1 表示高电平、用0 表示低电平 负逻辑——用0 表示高电平、用1 表示低电子的情况。 2.2 分立元件门电路 2.2.1 二极管的开关特性 图2.2.1二极管静态开关电路及其等效电路 (a)电路图(b) 输入高电平时的等效电路(c)输入低电平时的等效电路

二、动态开关特性在高速开关电路中,需要了解二极管导通与截止间的快速转换过程。 图2.2.2二极管动态开关特性 (a)电路图(b)输入脉冲电压波形(c)实际电流波形 当输入电压U I 由正值U F 跃变为负值U R 的瞬间,V D 并不能立刻截止,而是在外加反向电压UR 作用下,产生了很大的反向电流I R ,这时i D =I R ≈- U R /R ,经一段时间 t rr后二极管V D 才进人截止状态,如图3. 2. 3 (c) 所示。通常将t rr称作反向恢 复时间。产生t rr 的主要原因是由于二极管在正向导通时,P 区的多数载流子空穴大 量流入N 区,N 区的多数载流子电子大量流入P 区,在P 区和N 区中分别存储了 大量的电子和空穴,统称为存储电荷。当U I 由U F跃变为负值U R 时,上述存储 电荷不会立刻消失,在反向电压的作用下形成了较大的反向电流I R ,随着存储电荷 的不断消散,反向电流也随之减少,最终二极管V D 转为截止。当二极管V D 由截 止转为导通时,在P 区和N 区中积累电荷所需的时间远比t rr 小得多,故可以忽略。 2. 2. 2 三极管的开关特性 一、静态开关特性及开关等效电路

数字电路组合逻辑电路设计实验报告

数字电路组合逻辑电路设 计实验报告 The Standardization Office was revised on the afternoon of December 13, 2020

实验三组合逻辑电路设计(含门电路功能测试)

一、实验目的 1.掌握常用门电路的逻辑功能 2.掌握小规模集成电路设计组合逻辑电路的方法 3.掌握组合逻辑电路的功能测试方法 二、实验设备与器材 Multisim 、74LS00 四输入2与非门、示波器、导线 三、实验原理 TTL集成逻辑电路种类繁多,使用时应对选用的器件做简单逻辑功能检查,保证实验的顺利进行。 测试门电路逻辑功能有静态测试和动态测试两种方法。静态测试时,门电路输入端加固定的高(H)、低电平,用示波器、万用表、或发光二极管(LED)测

出门电路的输出响应。动态测试时,门电路的输入端加脉冲信号,用示波器观测输入波形与输出波形的同步关系。 下面以74LS00为例,简述集成逻辑门功能测试的方法。74LS00为四输入2与非门,电路图如3-1所示。74LS00是将四个二输入与非门封装在一个集成电路芯片中,共有14条外引线。使用时必须保证在第14脚上加+5V电压,第7脚与底线接好。 整个测试过程包括静态、动态和主要参数测试三部分。 表3-1 74LS00与非门真值表 1.门电路的静态逻辑功能测试 静态逻辑功能测试用来检查门电路的真值表,确认门电路的逻辑功能正确与否。实验时,可将74LS00中的一个与非门的输入端A、B分别作为输入逻辑变量,加高、低电平,观测输出电平是否符合74LS00的真值表(表3-1)描述功能。

7400TTL2输入端四与非门

7400TTL2输入端四与非门 7401TTL集电极开路2输入端四与非门7402TTL2输入端四或非门 7403TTL集电极开路2输入端四与非门7404TTL六反相器 7405TTL集电极开路六反相器 7406TTL集电极开路六反相高压驱动器7407TTL集电极开路六正相高压驱动器7408TTL2输入端四与门 7409TTL集电极开路2输入端四与门7410TTL3输入端3与非门

74107TTL带清除主从双J-K触发器74109TTL带预置清除正触发双J-K触发器7411TTL3输入端3与门 74112TTL带预置清除负触发双J-K触发器7412TTL开路输出3输入端三与非门74121TTL单稳态多谐振荡器 74122TTL可再触发单稳态多谐振荡器74123TTL双可再触发单稳态多谐振荡器74125TTL三态输出高有效四总线缓冲门74126TTL三态输出低有效四总线缓冲门7413TTL4输入端双与非施密特触发器

74132TTL2输入端四与非施密特触发器74133TTL13输入端与非门 74136TTL四异或门 74138TTL3-8线译码器/复工器 74139TTL双2-4线译码器/复工器7414TTL六反相施密特触发器 74145TTLBCD—十进制译码/驱动器7415TTL开路输出3输入端三与门74150TTL16选1数据选择/多路开关74151TTL8选1数据选择器 74153TTL双4选1数据选择器

74154TTL4线—16线译码器 74155TTL图腾柱输出译码器/分配器 74156TTL开路输出译码器/分配器 74157TTL同相输出四2选1数据选择器 74158TTL反相输出四2选1数据选择器7416TTL开路输出六反相缓冲/驱动器 74160TTL可预置BCD异步清除计数器74161TTL可予制四位二进制异步清除计数器74162TTL可预置BCD同步清除计数器74163TTL可予制四位二进制同步清除计数器74164TTL八位串行入/并行输出移位寄存器74165TTL八位并行入/串行输出移位寄存器

cad设计二输入讲解

《集成电路CAD》课程设计报告》 ——两输入或非门的设计 班级: 学号: 姓名: 指导教师:

一、设计要求 (1)绘制电路图 a、明确电路结构; b、明确电路中器件的类型、数目; c、明确电路中端口的数目以及所联接的信号类型; d、确定MOS的宽长比,确定MOS管的尺寸,沟长采用所用工艺规定的最 小条宽的整数倍。 (2)根据电路结构绘制版图 在正确的电路结构基础上,绘制版图: a、要求版图中电路的元件数目、类型以及尺寸与所画电路结构保持一致; b、要求元件之间连接正确,并与所确定电路结构保持一致; c、要求版图中电路的端口数目、位置与所确定电路保持一致; (3)DRC验证 绘制版图后要进行DRC验证: a、采用DRC规则文件对绘制版图进行DRC校验; b、根据校验提示语句修改版图直至正确为止,提交正确的DRC校验结果。 (4)撰写课程设计报告 按以下要求书写: a、报告严格按照以下提供模板格式书写; b、报告内容要含有原电路电路图以及所绘制版图的截图; c、报告内容要含有DRC校验结果(相关截图以及文件)。 二、设计目的 1、熟悉candence软件,并掌握其各种工具的使用方法。 2、用cadence设计一个三输入或非门,并画出仿真电路、版图、并验证其特性。 三、设计的具体实现 1.电路概述 二输入或非门有两个输入端A和B以及一个输出端Q,当A端或B端为高电平时输出为低电平,当两个输入都为低电平输出才为高,表达式如下所示: = Y+ A B

或非门的电路符号和真值表如图1所示: 图2 由于此次是用CMOS管构建的二输入或非门,而CMOS管的基本门电路有非门、与非门、或非门等,所以直接用CMOS管搭建出二输或非门电路。原理图如图二所示。 2.cadence简介: Cadence公司的电子设计自动化(Electronic Design Automation)产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟、混合信号及射频IC设计,全定制集成电路设计,IC物理验证,PCB设计和硬件仿真建模等。本次设计是基于cadence工具的三输入或非门的电路和版图设计。

四输入或非门课程设计

四输入或非门专项实践任务书学生姓名:专业班级: 指导教师:工作单位: 题目: 四输入或非门的设计 初始条件: 计算机、ORCAD软件,L-EDIT软件 要求完成的主要任务:(包括集成电路专项实践工作量及其技术要求,以及说明书撰写 等具体要求) 1、集成电路专项实践工作量:1周 2、技术要求: (1)学习ORCAD软件,L-EDIT软件。 (2)设计一个四输入或非门电路。 (3)利用ORCAD软件,L-EDIT软件对该电路进行系统设计、电路设计和版图设计,并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印,图纸应符合绘图规范。 时间安排: 布置集成电路专项实践任务、选题;讲解集成电路专项实践具体实施计划与课程设计报告格式的要求;集成电路专项实践答疑事项。 学习ORCAD软件,L-EDIT软件,查阅相关资料,复习所设计内容的基本理论知识。 用ORCAD软件设计四输入或非门电路并进行仿真工作,再利用L-EDIT软件绘制其版图,完成集成电路专项实践报告的撰写。 提交集成电路专项实践报告,进行答辩。 指导教师签名:年月日系主任(或责任教师)签名:年月日

目录 摘要 ............................................................................................................................................................ Abstract ...................................................................................................................................................... I 1 绪论 0 2 设计内容及要求 (1) 设计的目的及主要任务 (1) 设计思路 (1) 3软件介绍 (1) OrCAD简介 (1) L-Edit简介 (3) 4四输入或非门 (4) 四输入或非门电路结构 (4) 四输入或非门电路仿真 (5) 四输入或非门的版图绘制 (6) NMOS管 (6) PMOS管 (7) 输出端口 (7) 四输入或非门 (7) 总结 (9) 参考文献 (11)

三输入或门版图设计的

1绪论 1.1 设计背景 随着集成电路技术的日益进步,使得计算机辅助设计(CAD)技术已成为电路设计师不可缺少的有力工具[1]。国内外电子线路CAD软件的相继推出与版本更新,使CAD技术的应用渗透到电子线路与系统设计的各个领域,如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。在众多的CAD工具软件中,Spice程序是精度最高、最受欢迎的软件工具,tanner是用来IC版图绘制软件,许多EDA系统软件的电路模拟部分是应用Spice程序来完成的,而tanner软件是一款学习阶段应用的版图绘制软件,对于初学者是一个上手快,操作简单的EDA软件。 Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows平台的用于集成电路设计的工具软件。该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。其中的L-Edit版图编辑器在国内应用广泛,具有很高知名度。 L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件。L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library,这些模块组成了一个完整的IC设计与验证解决方案[2]。L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。 虽然SPICE开发至今已超过20年,然而其重要性并未随着制程的进步而降低。就国内的设计环境而言,商用的SPICE模拟软件主要有Hspice、Pspice、SBTspice、SmartSpice与Tspice等。 HSpice是Spice程序应用在PC上的程序,它的主要算法与Spice相同。

(Multisim数电仿真)与非门逻辑功能测试及组成其它门电路

实验3.2 与非门逻辑功能测试及组成其它门电路 一、实验目的: 1.熟悉THD-1型(或Dais-2B型)数电实验箱的使用方法。 2. 了解基本门电路逻辑功能测试方法。 3.学会用与非门组成其它逻辑门的方法。 二、实验准备: 1. 集成逻辑门有许多种,如:与门、或门、非门、与非门、或非门、与或非门、异或门、OC门、TS门等等。但其中与非门用途最广,用与非门可以组成其它许多逻辑门。 要实现其它逻辑门的功能,只要将该门的逻辑函数表达式化成与非-与非表达式,然后用多个与非门连接起来就可以达到目的。例如,要实现或门Y=A+B, A ,可用三个与非门连根据摩根定律,或门的逻辑函数表达式可以写成:Y=B 接实现。 集成逻辑门还可以组成许多应用电路,比如利用与非门组成时钟脉冲源电路就是其中一例,它电路简单、频率范围宽、频率稳定。 2. 集成电路与非门简介: 74LS00是“TTL系列”中的与非门,CD4011是“CMOS系列”中的与非门。它们都是四-2输入与非门电路,即在一块集成电路内含有四个独立的与非门。每个与非门有2个输入端。74LS00芯片逻辑框图、符号及引脚排列如图

与非门的逻辑功能是:当输入端中有一个或一个以上是低电平时,输出端为高电平;只有当输入端全部为高电平时,输出才是低电平(即有“0”得“1”,全 “1”得“0”)。其逻辑函数表达式为:B =。 Y? A TTL电路对电源电压要求比较严,电源电压Vcc只允许在+5V±10%的范围内工作,超过5.5V将损坏器件;低于4.5V器件的逻辑功能将不正常。 CMOS集成电路是将N沟道MOS晶体管和P沟道MOS晶体管同时用于一个集成电路中,成为组合两种沟道MOS管性能的更优良的集成电路。CMOS电路的主要优点是: (1). 功耗低,其静态工作电流在10-9A数量级,是目前所有数字集成电路中最低的,而TTL器件的功耗则大得多。 (2).高输入阻抗,通常大于1010Ω,远高于TTL器件的输入阻抗。 (3). 接近理想的传输特性,输出高电平可达电源电压的99.9%以上,低电平可达电源电压的0.1%以下,因此输出逻辑电平的摆幅很大,噪声容限很高。 (4).电源电压范围广,可在+5V~+18V范围内正常运行。 3.集成电路芯片简介: 数字电路实验中所用到的集成电路芯片都是双列直插式的,其引脚排列规则如图3.2.3所示。识别方法是:正对集成电路型号(如74LS00)或看标记(左边的缺口或小圆点标记),从左下角开始按逆时针方向数1、2、3...依次数到最后一脚(在左上角)。在标准型TTL集成电路中,电源端Vcc一般排在左上角,接地端GND 一般排在右下角。如74LS00为14脚芯片,14脚为Vcc,7脚为GND。若芯片 集成电路使用注意事项:

设计一 四位与非门的电路设计

四位与非门的电路设计 一、课程设计的目的 1、学会使用电路设计与仿真软件工具Hspice ,熟练地用网表文件来描述模拟电路,并熟悉应用Hspice 内部元件库。通过该实验,掌握Hspice 的设计方法,加深对课程知识的感性认识,增强电路设计与综合分析能力。 2、本次课程设计是用Hspice 软件来实现对四位与非门电路的设计与仿真,熟悉用MOS 器件来设计四位逻辑输入与非门电路,了解用MOS 器件设计与TTL 与非门的优缺点。 二、课程设计的内容和要求 1、内容:用仿真软件HSPICE ,用网表文件来描述模拟电路; 2、要求:用MOS 器件来设计四位逻辑输入与非门电路。 三、设计的原理 1、四输入与非门符号图及原理 A OUTPUT NAND4 1 2 3 45 D C B 真值表如下所示

A B C D Y 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 四输入端CMOS与非门电路,其中包括四个串联的N沟道增强型MOS管和四个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B、C、D中只要有一个为低电平时,就会使与它相连的NMOS管截止,与它相连的PMOS管导通,输出为高电平;仅当A、B、C、D全为高电平时,才会使四个串联的NMOS管都导通,使四个并联的PMOS管都截止,输出为低电平。设计电路图如下图所示:

4012 CMOS 双4输入与非门

TL F 5940CD4002M CD4002C Dual 4-Input NOR Gate CD4012M CD4012C Dual 4-Input NAND Gate March 1988 CD4002M CD4002C Dual 4-Input NOR Gate CD4012M CD4012C Dual 4-Input NAND Gate General Description These NOR and NAND gates are monolithic complementa-ry MOS (CMOS)integrated circuits The N-and P-channel enhancement mode transistors provide a symmetrical cir-cuit with output swings essentially equal to the supply volt-age This results in high noise immunity over a wide supply voltage range No DC power other than that caused by leak-age current is consumed during static conditions All inputs are protected against static discharge and latching condi-tions Features Y Wide supply voltage range 3 0V to 15V Y Low power 10nW (typ )Y High noise immunity 0 45V DD (typ ) Applications Y Automotive Y Alarm system Y Data terminals Y Industrial controls Y Instrumentation Y Remote metering Y Medical Electronics Y Computers Connection Diagrams CD4002 Dual-In-Line Package TL F 5940–1Top View CD4012 Dual-In-Line Package TL F 5940–2 Top View Order Number CD4002or CD4012 C 1995National Semiconductor Corporation RRD-B30M105 Printed in U S A

二或门电路的设计

二或门电路的设计 一.实验目的 1.熟悉Schematic,Virtuoso设计环境,掌握或门电路原理图输入方法。 2.熟悉仿真参数设置,掌握仿真步骤 3.掌握画版图步骤,了解版图设计规则 4.掌握版图的验证。 二.实验内容 2.1原理图设计 ①建立库文件 在CIW窗口中建立or库文件与or视图,打开电路原理图设计窗口。 ②添加元件 在gpdk180中选择3个pmos和3个nmos,在analoglib库中选择vcc和gnd各一个,按图1添加所需文件。 ③连线:按图1完成连线。

图1 二或门电路原理图 ④添加输入pin为A,B;输出pin为Y。 ⑤检查 检查电路结构与连线如图1所示,使用Check and Save图标进行差错修改并保存。 2.2二输入或门仿真 仿真电路如图1所示。对输入信号进行设值。 A输入信号设值如图2所示: 图2 Setup Analog Stimuli窗口 B输入信号设值如图3所示:

图3 Setup Analog Stimuli窗口电源电压设置如图4所示:

图4 Setup Analog Stimuli窗口对二输入或门进行瞬态分析,仿真设值窗口如图5所示:

图5 Choosing Analyses窗口 输出显示信号在原理图中选择A、B、Y三端。如图6所示: 图6 Analog Design Environment 窗口运行仿真,仿真曲线如图7所示:

图7 或门tran仿真曲线 2.3或门版图设计 启动版图设计环境Virtuoso layout Editor,完成or版图设计。 ①创建视图 在CIW窗口中建立Design库的or视图,打开Virtuoso layout Editor设计窗口。 ②添加元件 选择并添加3个pmos和3个nmos的单元版图。 ③布局布线 参考电路结构的特点,直接调用设计好的单元版图,按照MOS管版图设计规则,考虑所有布线所需要的几何尺寸以及所在的版层,可以选择先画出或非门版图,再画反相器版图,然后再将两者相连从而完成布线。 ④按照电路图1进行连线检查,连线无误后保存。

实验二 TTL与非门电路参数测试

实验二 TTL 与非门电路参数测试 一、实验目的 ·掌握TTL 与非门主要参数的测试方法。 ·掌握TTL 与非门电压传输特性的测试方法。 ·熟悉集成元器件管脚排列特点。 二、实验原理 TTL 集成与非门是数字电路中广泛使用的一种基本逻辑门,使用时必须对它的逻辑功能、主要参数和特性曲线进行测试,以确定其性能好坏。 本实验采用TTL 集成元器件74LS00与非门进行测试。它是一个2输人端4与非门,形状为双列直插式,逻辑表达式为F =A ·B ,其逻辑符号及外引线排列图如图 1—1(a)(b)(c)(d)所示。

1.TTL与非门主要参数 (1)输出高电平V OH和输出低电平V OL V OH是指与非门一个以上的输入端接低电平或接地时,输出电压的大小。此时门电路处于截止状态。如输出空载,V OH必须大于标准高电平(V SH=2.4V),一般在3.6V左右。当输出端接有拉电流负载时,V OH将降低。 V OL是指与非门的所有输人端均接高电平时,输出电压的大小。此时门电路处于导通状态。如输出空载,V OL必须低于标准低电平(V SL=0.4V),约为0.1V左右。接有灌电流负载时,V OL将上升。 (2)低电平输入电流I IL I IL是指当一个输入端接地,而其他输入端悬空时,输入端流向接地端的电流,又称为输入短路电流。I IL的大小关系到前一级门电路能带动负载的个数。 (3)高电平输入电流I IH I IH是指当一个输入端接高电平,而其他输入端接地时,流过接高电平输入端的电流,又称为交叉漏电流。它主要作为前级门输出为高电平时的拉电流。当I IH太大时,就会因为“拉出”电流太大,而使前级门输出高电平降低。 (4)输入开门电平V ON和关门电平V OFF V ON是指与非门输出端接额定负载时,使输出处于低电平状态时所允许的最小输入电压。换句话说,为了使与非门处于导通状态,输入电平必须大于V ON。 V OFF是指使与非门输出处于高电平状态所允许的最大输人电压。 (5)扇出系数N0 N0是说明输出端负载能力的一项参数,它表示驱动同类型门电路的数目。N0的大小主要受输出低电平时,输出端允许灌人的最大电流的限制,如灌人负载电流超出该数值,输出低电平将显著抬高,造成下一级逻辑电路的错误动作。

四输入或非门课程设计

四输入或非门专项实践任务书 学生姓名:专业班级: 指导教师:工作单位: 题目:四输入或非门的设计 初始条件: 计算机、ORCAD软件,L-EDIT软件 要求完成的主要任务:(包括集成电路专项实践工作量及其技术要求,以及说明书撰写 等具体要求) 1、集成电路专项实践工作量:1周 2、技术要求: (1)学习ORCAD软件,L-EDIT软件。 (2)设计一个四输入或非门电路。 (3)利用ORCAD软件,L-EDIT软件对该电路进行系统设计、电路设计和版图设计,并进行相应的设计、模拟和仿真工作。 3、查阅至少5篇参考文献。按《武汉理工大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印,图纸应符合绘图规范。 时间安排: 2015619布置集成电路专项实践任务、选题;讲解集成电路专项实践具体实施计划与课程设计报告格式的要求;集成电路专项实践答疑事项。 2015619-6.24学习ORCAD软件,L-EDIT软件,查阅相关资料,复习所设计内容的基本理论知识。 2015.6.24-7.1用ORCAD软件设计四输入或非门电路并进行仿真工作,再利用L-EDIT 软件绘制其版图,完成集成电路专项实践报告的撰写。 2015.7.1提交集成电路专项实践报告,进行答辩。 指导教师签名:年月日

系主任(或责任教师)签名: 目录 摘要 .................................................................................... I Abstract ................................................................................................................................................... II 1绪论 (1) 2设计内容及要求 (2) 2.1设计的目的及主要任务 (2) 2.2设计思路 (2) 3软件介绍 (2) 3.1 OrCAD 简介 (2) 3.2 L-Edit 简介 (4) 4四输入或非门 (5) 4.1 四输入或非门电路结构 (5) 4.2 四输入或非门电路仿真 (6) 4.3四输入或非门的版图绘制 (7) 4.3.1 NMOS 管 (7) 4.3.2 PMOS 管 (8) 4.3.3输出端口 (8) 4.3.4 四输入或非门 (8) 总结 (10) 参考文献 (12)

实验1-2TTL与非门电路半加器完整全加器

实验一TTL集成与非门电路 一.实验目的 1.熟悉TTL集成与非门外形及外部引线的排列。 2.验证TTL与非门的逻辑功能。 3.试用与非门接成其它几种逻辑门的方法并熟悉它们的逻辑功能。 二.实验仪器和芯片 1.SXJ—3C数字电路学习机 2.74LS00 三.实验内容和步骤 1.熟悉实验设备: 熟悉通用实验箱的结构和使用方法,熟悉74LS00集成块的外形和引线情况。 2.测量与非门的逻辑功能 将74LS00中的一个与非门的两个输入端分别接到实验箱中的两个电平开关上,输出端接到箱中的逻辑电平指示灯上,接通5V电源和地,按表1—1 完成逻辑功能的测量。并规定高电平为逻辑“1”,低电平为逻辑“0”。 3.74LS00中的与非门分别接成与门、或门、非门、异或门画出接线图并将测试结果1-2表中,根据表分别写出它们的逻辑表达式。 表1—2 四.预习内容 1.复习TTL与非门的工作原理 2.了解74LS00集成电路的逻辑和引线排列图。 五.实验报告要求 1.要求写出相应的表达式; 2.画出相应的逻辑图;

实验二组合逻辑电路的实验分析 一.实验目的 1.掌握组合逻辑电路的分析方法。 2.验证半加器和全加器的逻辑功能。 3.了解二进制数的运算规律。 二.实验仪器设备 1.数字电路实验箱 2.万用表 3.74LS00 三.实验内容 组合电路的分析是根据所给的逻辑电路,写出输入与输出之间的逻辑关系(逻辑函数表达式或真值表)。从而评定该电路的逻辑功能。组合电路的分析方法,一般是首先对给定的逻辑电路按逻辑门的连接方式逐一地写出相应的逻辑表达式,然后写出输出函数的表达式(如果需要列其真值表时,可由表达式通过运算求出)。但这样写出的逻辑函数表达式可能不是最简单的,所以还应该利用逻辑代数的公式或卡诺图进行化简。 1.分析半加器的逻辑功能 图2—1 (1)写出图2—1所示电路的逻辑表达式。 X1= X2= X3= Y= Z= (2)根据表达式列出真值表(表2—1),并画出卡诺图看能否简化。 (3)根据上图所示电路,在学习机上接线,将测试结果记入表2—1。 2.分析全加器的逻辑功能 (1)写出图2—2所示电路的逻辑表达式 图2—2 = 根据逻辑表达式列真值表2—2。 (2)根据真值表画逻辑函数S、的卡诺图。 (3)按图2-2的要求选择与非门并接线进行测试,将测试结果记入表2-2。 四.预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门构成的半加器、全加器的工作原理。 3.预习二进制数的运算。 实验项目日期 班级姓名学号 桌号同组人 一.实验记录 表2—1

二输入与非门、或非门版图设计

课程名称Course 集成电路设计技术 项目名称 Item 二输入与非门、或非门版图设 计 与非门电路的版图: .spc文件(瞬时分析): * Circuit Extracted by Tanner Research's L-Edit / Extract ; * TDB File: E:\cmos\yufeimen, Cell: Cell0 * Extract Definition File: C:\Program Files\Tanner EDA\L-Edit\spr\ * Extract Date and Time: 05/25/2011 - 10:03 .include H:\ VPower VDD GND 5 va A GND PULSE (0 5 0 5n 5n 100n 200n) vb B GND PULSE (0 5 0 5n 5n 50n 100n) .tran 1n 400n .print tran v(A) v(B) v(F) * WARNING: Layers with Unassigned AREA Capacitance. * * *

*

* *

* WARNING: Layers with Unassigned FRINGE Capacitance. * * * * *

* *

* * WARNING: Layers with Zero Resistance. * * * * * NODE NAME ALIASES * 1 = VDD (34,37) * 2 = A , * 3 = B , * 4 = F , * 6 = GND (25,-22) M1 VDD B F VDD PMOS L=2u W=9u AD=99p PD=58u AS=54p PS=30u * M1 DRAIN GATE SOURCE BULK M2 F A VDD VDD PMOS L=2u W=9u AD=54p PD=30u AS=99p PS=58u * M2 DRAIN GATE SOURCE BULK M3 F B 5 GND NMOS L=2u W= AD= PD=30u AS=57p PS=31u * M3 DRAIN GATE SOURCE BULK -18 M4 5 A GND GND NMOS L=2u W= AD=57p PD=31u AS= PS=30u * M4 DRAIN GATE SOURCE BULK -18 * Total Nodes: 6 * Total Elements: 4 * Extract Elapsed Time: 0 seconds .END 与非门电路仿真波形图(瞬时分析):

最新与门电路和与非门电路原理培训资料

什么是与门电路及与非门电路原理? 什么是与门电路 从小巧的电子手表,到复杂的电子计算机,它们的许多元件被制成集成电路的形式,即把几十、几百,甚至成干上万个电子元件制作在一块半导体片或绝缘片上。每种集成电路都有它独特的作用。有一种用得最多的集成电路叫门电路。常用的门电路有与门、非门、与非门。 什么是门电路 “门”顾名思义起开关作用。任何“门”的开放都是有条件的。例如.一名学生去买书包,只买既好看又给买的,那么他的家门只对“好看”与“结实”这两个条件同时具备的书包才开放。 门电路是起开关作用的集成电路。由于开放的条件不同,而分为与门、非门、与非门等等。 与门 我们先学习与门,在这之前请大家先看图15-16,懂得什么是高电位,什么是低电位。

图15-17甲是我们实验用的与用的与门,它有两个输入端A、B和一个输出端。图15-17乙是它连人电路中的情形,发光二极管是用来显示输出端的电位高低:输出端是高电位,二极管发光;输出端是低电位,二极管不发光。 实验 照图15-18甲、乙、丙、丁的顺序做实验。图中由A、B引出的带箭头的弧线,表示把输入端接到高电位或低电位的导线。每次实验根据二极管是否发光,判定输出端电位的高低。

输入端着时,它的电位是高电位,照图15-18戊那样,让两输人端都空着,则输出瑞的电位是高电位,二极管发光。 可见,与门只在输入端A与输入端B都是高电位时,输出端才是高电位;输入端A、B只要有一个是低电位,或者两个都是低电位时,输出端也是低电位。输人端空着时,输出端是高电位。 与门的应用 图15-19是应用与门的基本电路,只有两个输入端A、B同低电位间的开关同时断开,A与B才同时是高电位,输出端也因而是高电位,用电器开始工作。

相关文档
相关文档 最新文档