计组课设实验报告
计组课设实验报告
《计算机组成原理与系统结构》课程设计
实验报告
课题：两个16位二进制数加法计算班级：
成员：
完成日期：2021年10月11日
一：课程设计步骤 1.确定设计目标
综合考虑实验条件及自身能力水平，以及设计功能的可靠性和实用性，我们小组决定将设计目标定为“两个16位二进制数相加”。分两次分别输入两个加数的低八位和高八位，输出两个16位二进制数相加的结果。
2.确定指令系统
（1）数据格式
模型机规定数据采用定点整数补码表示，字长为8位，其格式如下：
7 6 5 4 3 2 1 0 符号尾
数（2）指令格式模型机设计四大类指令共16条，其中包括算术逻辑指令、I/O指令、访问及转移指令和停机指令。
①算术逻辑指令
设计九条算术逻辑指令并用单字节表示，寻址方式采用寄存器直接寻址，其格式如下：
7 6 5 4 OP-CODE RSRD 或00 01 10 ②I/O指令
3 2 1 0 RS RD 其中，OP-CODE为操作码，RS为
源寄存器，RD为目的寄存器，并规定：
选定的寄存器 R0 R1 R2 输入（1N）和输入（OUT）指令采用单字节指令，其格式如下：
7 6 5 4 3 2 1 0 OP-CODE addr RD 其中，addr=01时，选中“INPUT DEVICE”中的开关组作为输入设备，addr=10时，选中“INPUT DEVICE”中的数码块作为输入设备。
③访问指令及转移指令
模型机设计两条访问指令，即存数（STA）、取数（LDA），
两条颛臾指令，即无条件转移（JMP）、结果为零或有进位转移（BZC），指令格式如下：
7 6 00 5 4 M 3 2 OP-CODE 1 0 RD D 其中，OP-CODE为操作码，rd为目的寄存器地址（LDA、STA指令使用）。D为位移量
（正负均可），M为寻址模式，其定义如下：寻址模式 00 有效地址E E=D 说明直接寻址 01 10 11 E=(D)
E=(RI)+D E=(PC)+D 间接寻址 RI变址寻址相对寻址本模式机规定变址寄存器RI指定为寄存器R2
④停机指令
停机指令格式如下： 7 6 5 4 3 2 1 0 OP-CODE 00 00 HALT指令，用于实现停机操作。
（3）指令系统
在这次模型机设计中，为了实现两个16位二进制数相加的功能，我们一共使用了XOR（新设计指令），
ADC,INC,LDA,STA,JMP,BZC,IN,OUT,HALT共10个机器指令，其助记符、功能和具体指令格式如下：助记符号指令格式功能 XOR RS,RD 0 RS RD RS⊕RD ADC RS,RD 1001 RS RD RS+RD+CY->RD INC RD 1 RS RD+1->RD 00 M 00 RD LDA M,D,RD E->RS D 00 M 01 RD STA M,D,RD RD->E D 00 M 10 00 JMP M,D E->PC D 00 M 11 00 当CY=1或BZC M,D Z=1；E->PC D IN ADDR,RD 0100 01 RD ADDR->RD OUT ADDR,RD 0 10 RD RD->ADDR HALT 0110 00 00 停
机 3.总体结构和数据通路：
总体结构和数据通路图请参见附录1。 4.微程序流程图：
微程序流程图请参见附录2。 5.机器码及微程序：
机器码及微程序请参见附录3。
二．课程设计总结
这门课程是一门对综合能力和基础知识要求非常高的课程。
成功完成实验内容，需要熟悉《汇编语言》，《计算机组成原理》，《离散数学》和《数字逻辑》各
门课程的基础知识，并且要加以拓展和熟练运用，这对我们
整个小组来说是一个不小的挑战。
实验刚刚开始的阶段，我们参考了高年级同学的实验报告和
设计过程，起初觉得束手无策，很多内容都不知道其中的含义和
思考及设计的过程。不过从第一节课开始，陈老师指导我们一步步地完成整个设计过程，每节课对应设计中的一个步骤，化整为零，个个击破，实验进行的过程中，随着进度的加深，我们的信心也越来越饱满，渐渐看到了整体的思路和方向。出现问题时，我们首先进行小组讨论，小组讨论无法解决的问题，我们选择向更有经验和基础知识更加牢固的同学请教，再无法解决时，便向老师求助，陈老师在整个实验过程中提供了非常大的帮助。
整个实验过程中，除了对设计步骤和各种图表工具的陌生带来的困难以外，最大的困难来自于实验硬件条件给出的限制。对于只有三个寄存器的实验电路箱来说，分别进行高八位，低八位的输入，相加和输出就已经是个挑战，而更大的挑战在于，怎样储存和取出进位数字。我们知道，如果产生了进位，那么进位的数字将存储在CF专用寄存器中，但是CF寄存器内保存的数据十分的“脆弱”，稍有不慎，除了加法计算之外，其他的很多操作，只要是经过ALU加法器原件的操作，都有可能改变其中存储的数据。一度让我们觉得无从下手，甚至怀疑自己一开始设计的目标功能就是错误的，根本无法实现的。但是后来，我们想到了利用主存来存储进位的想法，翻看教材和上网查阅各种资料之后，我们失望得发现，CF寄存器是一个特殊的专用寄存器，无法向其他寄存器一样将数据随意存取，只会在进行带进位加（ADC）时，才会被带入到存储计算结果的寄存器中。这给了我们一个启发，我们想到了先将一个寄存器清零（使用我们新设计的XOR指
令），然后用这个寄存器自身和自身带进位加的方式将进位数字取出，然后将该寄存器的数据传入到主存中，通过这一特殊的方式，就实现了“将CF寄存器中的数据放入主存”这一原来看似不可能完成的任务。
解决这个问题的过程中，我们充分体会到了团队协作和创新思维的重要性，明白了一个看似困难重重几乎不可能完成的任务，只要勤于思考善于动手，也能通过自己的努力去实现。我们觉得这一体会是本次试验过程中，除了知识之外最大的收获。
三．小组成员各自的任务和完成情况
张三：小组核心成员和组长，拥有扎实的计算机组成原理和汇编语言基础，负责确定设计目标，核心程序的编写以及微程序、机器指令的转化，完成实验的理论基础框架。出色地完成了程序设计的任务，为最终的上机实践提供了保障。
李四：协调整个团队的合作，在遇到困难时查阅书籍和网上资料，对新的理论知识和操作技术进行吸收和消化，整理记录实验中各项设计笔记，完成实验报告的整合和撰写。
王五：心思细致缜密，动手能力强，实践经验丰富，负责实验箱的检验，调试和接线部分。
四．实验中的不足
最后一节课进行最终的上机实践检验时，我们遇到了意料之外的问题和困难。在前一节课中，我们利用已有的程序对试验箱进行了检验和调试，最终确定试验箱可以正常工作。但是在最后
一节课中，首先，我们没有拿到上一节课已经经过检验确定可以正常工作的实验箱，这时我们心中已经有了一丝隐忧，担心因为实验箱存在问题而导致实验无法正常进行，而在有限的时间内，对复杂的实验箱接线全部推倒重来，又是时间不允许的做法。我们抱着试一试的心态将实验箱与计算机连接，使用已有的程序进行检验，所幸实验箱运行正常。接着我们满怀希望地载入了自己编写的微程序和机器指令，但是运行之后出现了问题，第一步输入就无法正常工作，虽然INPUT原件中的数据正常显示为我们输入的数据，但是R0和R1寄存器中的数据始终不发生任何变化，我们想到了两个原因：一是硬件问题，可能是实验箱的接线出现问题或者实验箱与计算机的连接出现问题；二是我们自己设计的程序存在问题。但是当我们尝试第二次的时候，更奇怪的现象出现了：载入程序之后，进行运行时，第一次点击单步执行之后，计算机中的“CMPP”程序就出现了无响应卡死的情况。我们关闭程序和实验箱，重新进行连接和载入之后，再次尝试还是同样的情况。第三次，我们重启了计算机，再次重复上一次的步骤，并且加入了检查载入程序是否出错这一步骤，但是还是无法正常运行。反复尝试多次之后，结果还是和以前一样，要么是寄存器数据不发生变化，要么是“CMPP”程序卡死无响应。
进行到这里，我们怀疑是实验箱或者计算机存在问题。由于反复尝试连接和
计算机组成原理阵列乘法器课程设计报告
. 课程设计
. 教学院计算机学院 课程名称计算机组成原理题目4位乘法整列设计专业计算机科学与技术班级2014级计本非师班姓名唐健峰 同组人员黄亚军 指导教师 2016 年10 月 5 日
1 课程设计概述 1.1 课设目的 计算机组成原理是计算机专业的核心专业基础课。课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。 同时也巩固了我们对课本知识的掌握，加深了对知识的理解。在设计中我们发现问题，分析问题，到最终的解决问题。凝聚了我们对问题的思考，充分的锻炼了我们的动手能力、团队合作能力、分析解决问题的能力。 1.2 设计任务 设计一个4位的二进制乘法器： 输入信号：4位被乘数A（A1,A2,A3,A4）, 4位乘数B（B1,B2,B3,B4）, 输出信号：8位乘积q(q1,q2,q3,q4,q5,q6,q7,q8). 1.3 设计要求 根据理论课程所学的至少设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统。 （1）制定设计方案： 我们小组做的是4位阵列乘法器，4位阵列乘法器主要由求补器和阵列全加器组成。 （2）客观要求 要掌握电子逻辑学的基本内容能在设计时运用到本课程中，其次是要思维灵活遇到问题能找到合理的解决方案。小组成员要积极配合共同达到目的。
2 实验原理与环境 2.1 1.实验原理 计算机组成原理，数字逻辑，maxplus2是现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 用乘数的每一位去乘被乘数，然后将每一位权值直接去乘被乘数得到部分积，并按位列为一行每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值，将各次部分积求和得到最终的对应数位的权值。 2.2 2.实验环境 2.2.1双击maxplu2II软件图标，启动软件 （1）.新建工程，flie->new project ....，出现存储路径的选项框，指定项目保存路径并且为工程命名，第三行设置实体名，保持与工程名一致。点击OK
计算机组成原理课程设计
附件一 湖南工业大学 课程设计 资料袋 计算机与通信学院（系、部）2015 ~ 2016 学年第2 学期课程名称计算机组成原理指导教师杨伟丰职称教授 学生姓名顾宏亮专业班级软件1403 学号14408300328 题目复杂模型机的设计 成绩起止日期2016 年 6 月20日～2016 年6月21 日 目录清单
附件二湖南工业大学 课程设计任务书 2015 —2016 学年第2 学期 计通 学院（系、部）软件专业1403 班级 课程名称：计算机组成原理 设计题目：复杂模型机的设计 完成期限：自2016 年 6 月20 日至2016 年6 月21 日共 1 周 内容及任务1.根据复杂模型机的指令系统，编写实验程序 2.按图连接实验线路，仔细检查线路无误后接通电源。 3.写程序 4.运行程序 进度安排 起止日期工作内容2016.6.20-2016.6.21连接线路进行实验 主 要 参 考 资 料 唐朔飞.计算机组成原理.北京：高等教育出版社 指导教师（签字）：年月日系（教研室）主任（签字）：年月日附件三
设计说明书 计算机组成原理 复杂模型机的设计 起止日期：2016 年6月20 日至2016 年 6 月21 日 学生姓名顾宏亮 班级软件1403 学号14408300328 成绩 指导教师(签字) 计算机与通信学院（部） 2016年7月1日 设计题目：复杂模型机的设计
一、设计目的 综合运用所学计算机原理知识，设计并实现较为完整的模型计算机。 二、设计内容 根据复杂模型机的指令系统，编写实验程序，并运行程序，观察和记录运行结果。 三、预备知识 1、数据格式 8位，其格式如下： 1≤X＜1。 2、指令格式 模型机设计四大类指令共十六条，其中包括算术逻辑指令、I/O指令、访问存储器、转移指令和停机指令。 （1）算术逻辑指令 （2）访存指令及转移指令 模型机设计2条访存指令，即存数（STA）、取数（LD），2条转移指令，即无条件转移（JMP）、结果 ，M （3）I/O指令 OUT指令中，addr=10时，表示选中“OUTPUT UNIT”中的数码块作为输出设备。 （4）停机指令
计组实验报告
计算机组成原理实验报告 实验1：VERILOG 设计基础 专业班级：14级计算机二班 学号：14048001 姓名：杨娜 学号：14048003 姓名：周蓉 实验地点：理工楼901 实验时间：2016年5月14日
实验十VGA显示控制器的设计 一、实验目的 1、学习VERILOG的基本语法和编程规则 2、掌握通用寄存器等常用基本数字模块的VERILOG描述和基本设计方法 3、理解带使能控制和异步清零的8位寄存器的设计原理 4、掌握使用VERILOG设计和验证带使能控制和异步清零的8位寄存器的方法 5、掌握移位寄存器的设计方法 二、实验任务 1、设计一个带使能控制和异步清零的8位寄存器REG8X，实现8位输入的锁存，在时钟的上升沿处得到一个8位的输出和一个8位的反向输出，将结果显示在发光二极管。 模块的端口描述如下： 模块的参考物理结构如下： R7 R6 R i R 0 7 6 i 0 带使能控制和异步清零的8位寄存器 模块的使用注意事项
1.数据源D（7..0）一直加在寄存器的数据输入端； 2.周期性的时钟信号Clock一直加在寄存器的时钟输入端 3.使能信号Enable控制寄存器是否接受数据。当Enable = '0'时，寄存器不 接受数据，保持原来的状态不变；当Enable = '1'时，在时钟信号Clock正 跳变时，寄存器接受并保存当时D（7..0）的数据； 4.本寄存器其它方面的功能与上述的寄存器相同。 完成的参考电路图如下：dout=q 2、设计一个有左、右移位功能的8位寄存器REGSHIFT8，并仿真验证。
三、实验内容 1、通过输入数据先进行计算，并通过实验进行验证REG8X。 (1)、将清零信号Resetn（sw17）设为0，将输入信号D（sw7~sw0）设为10101010，观察输出信号Q（ledr7~ledr0）和Qb（ledg7~ledg0），观察并记录输出。 (2)、将清零信号Resetn（sw17）设为1，在时钟信号处输入一个上升沿（按下key0），观察并记录输出。 (3)、将输入信号D（sw7~sw0）设为01010101，观察并记录输出。 (4)、在时钟信号处输入一个上升沿（按下key0），观察并记录输出。 (5)、自行完善设计表格，观察并记录测试输出。 实验数据表 2、通过输入数据先进行计算，并通过实验进行验证REGSHIFT8。 (1)、测试清零信号Resetn (2)、测试移位功能 (3)、测试寄存功能 (4)、自行设计表格观察并记录测试输出。 实验数据表
杭电计组实验报告10
计组实验十 老师：包健 一、源代码测试模块代码： module Top( inputinclk, inputmem_clk, inputrst, outputreg[7:0] LED, input [3:0] SW ); wireclk; MyButtonmb( .clk_100MHz(mem_clk), .BTN(inclk), .BTN_Out(clk) ); wire [31:0] ALU_F; wire [31:0] M_R_Data; wire ZF; wire OF; wire [31:0]PC; My_I_CPUmy_i_cpu( .clk(clk), .mem_clk(mem_clk), .rst(rst), .ALU_F(ALU_F), .M_R_Data(M_R_Data), .ZFF(ZF), .OF(OF), .PC_out(PC) ); always@(*) begin case(SW) 4'd0:LED=ALU_F[7:0]; 4'd1:LED=ALU_F[15:8]; 4'd2:LED=ALU_F[23:16]; 4'd3:LED=ALU_F[31:24]; 4'd4:LED=M_R_Data[7:0];
4'd5:LED=M_R_Data[15:8]; 4'd6:LED=M_R_Data[23:16]; 4'd7:LED=M_R_Data[31:24]; 4'd8:LED={ZF,6'd0,OF}; 4'd12:LED=PC[7:0]; 4'd13:LED=PC[15:8]; 4'd14:LED=PC[23:16]; 4'd15:LED=PC[31:24]; default:LED=8'b0000_0000; endcase end endmodule 顶层模块代码： moduleMy_I_CPU( inputclk, inputmem_clk, inputrst, output [31:0] ALU_F, output [31:0] M_R_Data, output ZFF, output OF, output [31:0]PC_out ); //wire clk_n = ~clk; wire[31:0] codes; wire [31:0]PC_new; reg [31:0]PC; Inst_Fetch1 inst_fetch( .PC(PC), .rst(rst), .clk(clk), .Inst_codes(codes), .PC_new(PC_new) ); wire[5:0] OP; wire[5:0] func;
计算机组成原理课程设计报告
计算机组成原理课程设计报告JUC2模型机的微程序设计 姓名沈钰城 学号3140604029 专业信息安全 指导教师肖铁军 江苏大学计算机学院 2016年1 月 6 日
一．实验环境 1.使用的硬件实验板 （1）品牌，型号 实验板品牌：Altera 实验板型号：DE2-115 FPGA芯片品牌：Cyclone IV E FPGA芯片型号：EP4CE115 （2）FPGA在现代工业中的应用 FPGA令系统开发商的产品更快速地推向市场；更长的生命周期；灵活性，可支持各种标准和网络协议；低成本，低功耗。 在工业应用中，FPGA可取代旧的ASIC技术，提供更具成本有效性的解决方案；FPGA作为通信协处理器负责连接到以太网的工作，灵活的解决方案可以通过一个硬件平台支持多种协议；用FPGA控制马达，通过它的嵌入式处理器，实时特性和数字编码器轻松实现。 另一个典型应用是马达控制。目前世界工业电力的2/3都用来驱动电机，但只有2%的电机使用了可变速的驱动，如果使用变速电机控制每年将节约10个发电厂的能量。使用电机控制芯片技术将把工业应用的能耗效率提升到88%。系统有这样的需求：在增加以太网连接能力同时不想增加额外的器件；想要灵活的方法去控制多个马达和差异化的产品；想要一个支持马达控制和现场总线连接能力的单芯片方案。基于Cylone III的马达驱动方案通过集成了不同的算法和I/O接口可满足不同的特性需求。Altera与第三方伙伴合作，将他们提供的优化算法整合到FPGA中，一个平台可实现多个电机控制，大大提高能源利用效率 2.使用的设计软件 （1）品牌、名称、版本、发布年份 软件品牌：Altera 名称：quartus ii 版本：12.0 发布年份：2012 （2）行业对该软件的评价 Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。该平台支持一个工作组环境下的设计要求，其中包括支持基于Internet的协作设计。Quartus平台与Cadence、ExemplarLogic、MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。改进了软件的LogicLock模块设计功能，增添了FastFit编译选项，推进了网络编辑性能，而且提升了调试能力。支持MAX7000/MAX3000等乘积项器件 Quartus II设计套装的其他特性包括：DSP Builder 12.0新的数字信号处理(DSP)支持——通过系统控制台，与MATLAB的DDR存储器进行通信，并具有新的浮点功能，提高了设计效能，以及DSP效率。经过改进的视频和图像处理(VIP)套装以及视频接口IP——通过具有边缘自适应算法的Scaler II MegaCore功能以及新的Avalon-Streaming (Avalon-ST)视频监视和跟踪系统IP内核，简化了视频处理应用的开发。增强收发器设计和验证——更新了Arria V FPGA的收发器工具包支持，进一步提高收发器数据速率(对于Stratix V FPGA，高达14.1 Gbps)。 3.使用的调试工具 硬件：JUPOD调试适配器 软件：JULAB实验系统软件 江苏大学计算机学院研发
计组课设实验报告
《计算机组成原理与系统结构》课程设计 实 验 报 告 课题：两个16位二进制数加法计算 班级： 成员： 完成日期：2013年10月11日
一：课程设计步骤 1.确定设计目标 综合考虑实验条件及自身能力水平，以及设计功能的可靠性和实用性，我们小组决定将设计目标定为“两个16位二进制数相加”。分两次分别输入两个加数的低八位和高八位，输出两个16位二进制数相加的结果。 2.确定指令系统 （1）数据格式 模型机规定数据采用定点整数补码表示，字长为8位，其格式如下： 7 6 5 4 3 2 1 0 符号尾数 （2）指令格式 模型机设计四大类指令共16条，其中包括算术逻辑指令、I/O指令、访问及转移指令和停机指令。 ①算术逻辑指令 设计九条算术逻辑指令并用单字节表示，寻址方式采用寄存器直接寻址，其格式如下： 7 6 5 4 3 2 1 0 OP-CODE RS RD 其中，OP-CODE为操作码，RS为源寄存器，RD为目的寄存器，并规定： RS或RD 选定的寄存器 00 01 10 R0 R1 R2 ②I/O指令 输入（1N）和输入（OUT）指令采用单字节指令，其格式如下： 7 6 5 4 3 2 1 0 OP-CODE addr RD 其中，addr=01时，选中“INPUT DEVICE”中的开关组作为输入设备，addr=10时，选中“INPUT DEVICE”中的数码块作为输入设备。 ③访问指令及转移指令 模型机设计两条访问指令，即存数（STA）、取数（LDA），两条颛臾指令，即无条件转移（JMP）、结果为零或有进位转移（BZC），指令格式如下： 7 6 5 4 3 2 1 0 00 M OP-CODE RD D 其中，OP-CODE为操作码，rd为目的寄存器地址（LDA、STA指令使用）。D为位移量（正负均可），M为寻址模式，其定义如下： 寻址模式有效地址E 说明 00 E=D 直接寻址
计组-加法器实验报告
半加器、全加器、串行进位加法器以及超前进位加法器 一、实验原理 1.一位半加器 A和B异或产生和Sum，与产生进位C 2.一位全加器 将一位半加器集成封装为halfadder元件，使用两个半加器构成一位的全加器 3.4位串行进位加法器 将一位全加器集成封装为Fulladder元件，使用四个构成串行进位加法器
4.超前进位加法器（4位） ⑴AddBlock 产生并行进位链中的ti(即Cthis)和di（即Cpass），以及本位结果Sum ⑵进位链（Cmaker） 四位一组并行进位链，假设与或非门的级延迟时间为1.5ty，与非门的延迟时间为1ty，在di和ti产生之后，只需2.5ty就可产生所有全部进位
⑶超前进位加法器 将以上二者结合起来即可完成，A和B各位作为各个AddBlock的输入，低一位的进位Ci-1作为本位AddBlock的C-1的输入。各个AddBlock输出的C_this和C_pass作为对应的Cmaker的thisi和passi的输入。
二、实验器材 QuartusII仿真软件，实验箱 三、实验结果 1.串行进位加法器结果 2.超前进位加法器结果
四、实验结果分析 1.实验仿真结果显示串行加法器比超前进位加法器快，部分原因应该是电路结构优化 不到位。另外由于计算的位数比较少，超前进位加法链结构较复杂，所以优势没体现出来，反倒运作的更慢一点。当位数增加的时候，超前进位加法器会比串行的更快。 2.波形稳定之前出现上下波动，应该与“竞争冒险”出现的情况类似，门的延迟和路径 的不同导致了信号变化时到达的时间有先有后，因此在最终结果形成前出现了脉冲尖峰和低谷；另外也可能部分原因由于电路结构优化的不到位所致
计算机组成原理课程设计报告完整版
计算机组成原理课程设计报告 班级：06计算机 6 班姓名：李凯学号：20063007 完成时间：2009年1月3日 一、课程设计目的 1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系； 2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念； 3．培养综合实践及独立分析、解决问题的能力。 二、课程设计的任务 针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。 三、课程设计使用的设备（环境） 1．硬件 ●COP2000实验仪 ●PC机 2．软件 ●COP2000仿真软件 四、课程设计的具体内容（步骤） 1．详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点： COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、
累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。 模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。 模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。24位控制位分别介绍如下： XRD ：外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。 EMWR：程序存储器EM写信号。 EMRD：程序存储器EM读信号。 PCOE：将程序计数器PC的值送到地址总线ABUS上。 EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。 IREN：将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器uPC。 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT里。 STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。
计算机组成原理课程设计
计算机组成原理课程设 计 WTD standardization office【WTD 5AB- WTDK 08- WTD 2C】
《计算机组成原理》大作业报告 题目名称：交通灯控制系统设计 学院（部）：计算机学院 专业：计算机科学与技术 学生姓名： 班级 学号 最终评定成绩： 湖南工业大计算机学院 目录 摘要 交通在人们的日常生活中占有重要的地位，随着人们社会活动的日益频繁，这点更是体现的淋漓尽致。交通信号灯的出现，使交通得以有效管制，对于疏导交通流
量、提高道路通行能力，减少交通事故有明显效果。近年来随着科技的飞速发展，的应用正在不断深入，同时带动传统控制检测技术日益更新。在实时检测和自动控制的机应用系统中，单片机往往作为一个核心部件来使用，仅单片机方面知识是不够的，还应根据具体硬件结构软硬件结合，加以完善。 本系统采用单片机AT89S52为中心器件来设计交通灯控制器，系统实用性强、操作简单、扩展性强。本设计就是采用单片机模拟十字路口交通灯的各种状态显示以及倒计时时间。 本设计系统由单片机I/O口扩展系统、交通灯状态显示系统、LED数码显示系统、复位电路等几大部分组成。系统除基本的交通灯功能外，还具有倒计时等功能，较好的模拟实现了十字路口可能出现的状况。 软件上采用C51编程，主要编写了主程序，LED数码管显示程序，中断程序延时程序等。经过整机调试，实现了对十字路口交通灯的模拟。 1. 引言 当今，红绿灯安装在各个道口上，已经成为疏导交通车辆最常见和最有效的手段。但这一技术在19世纪就已出现了。 1858年，在英国伦敦主要街头安装了以燃煤气为光源的红，蓝两色的机械扳手式信号灯，用以指挥马车通行。这是世界上最早的交通信号灯。1868年，英国机械工程师纳伊特在伦敦威斯敏斯特区的议会大厦前的广场上，安装了世界上最早的煤气红绿灯。它由红绿两以旋转式方形玻璃提灯组成，红色表示“停止”，绿色表示“注意”。1869年1月2日，煤气灯爆炸，使警察受伤，遂被取消。 电气启动的红绿灯出现在美国，这种红绿灯由红绿黄三色圆形的投光器组成，19xx年始安装于纽约市5号大街的一座高塔上。红灯亮表示“停止”，绿灯亮表示“通行”。 19xx年，又出现了带控制的红绿灯和红外线红绿灯。带控制的 4 红绿灯，一种是把压力探测器安在地下，车辆一接近红灯便变为绿灯；另一种是用扩音器来启动红绿灯，司机遇红灯时按一下嗽叭，就使红灯变为绿灯。红外线红绿灯当行人踏上对压力敏感的路面时，它就能察觉到有人要过马路。红外光束能把信号灯的红灯延长一段时间，推迟汽车放行，以免发生交通事故。 信号灯的出现，使交通得以有效管制，对于疏导交通流量、提高道路通行能力，减少交通事故有明显效果。19xx年，联合国《道路交通和道路标志信号协定》对各种信号灯的含义作了规定。绿灯是通行信号，面对绿灯的车辆可以直行，左转弯和右转弯，除非另一种标志禁止某一种转向。左右转弯车辆都必须让合法地正在路口内行驶的车辆和过人行横道的行人优先通行。红灯是禁行信号，面对红灯的车辆必须在交叉
计组-4位乘法器实验报告
实验4位乘法器实验报告 姓名：X XX 学号：X XX 专业：计算机科学与技术课程名称：计算机组成同组学生姓名：无 实验时间：实验地点：指导老师：XXX 一、实验目的和要求 1.熟练掌握乘法器的工作原理和逻辑功能 二、实验内容和原理 实验内容： 根据课本上例3-7的原理，来实现4位移位乘法器的设计。 具体要求：1. 乘数和被乘数都是4位 2. 生成的乘积是8位的 3. 计算中涉及的所有数都是无符号数 4.需要设计重置功能 5.需要分步计算出结果（4位乘数的运算，需要四步算出结果） 实验原理： 1.乘法器原理图
2.本实验的要求： 1.需要设计按钮和相应开关，来增加乘数和被乘数 2.每按一下M13，给一个时钟，数码管的左边两位显示每一步的乘 积 3.4步计算出最终结果后，LED灯亮，按RESET重新开始计算 三、主要仪器设备 1.Spartan-III开发板1套 2.装有ISE的PC机1台 四、操作方法与实验步骤 实验步骤： 1.创建新的工程和新的源文件 2.编写verilog代码（top模块、display模块、乘法运算模块、去抖动模块以及 UCF引脚） 3.进行编译 4.进行Debug 工作，通过编译。
5.. 生成FPGA代码，下载到实验板上并调试，看是否与实现了预期功能 操作方法： TOP: module alu_top(clk, switch, o_seg, o_sel); input wire clk; input wire[4:0] switch; output wire [7:0] o_seg; // 只需七段显示数字，不用小数点 output wire [3:0] o_sel; // 4个数码管的位选 wire[15:0] disp_num; reg [15:0] i_r, i_s; wire [15:0] disp_code; wire o_zf; //zero detector initial begin i_r <= 16'h1122; //0x1122 i_s <= 16'h3344; //0x3344 end alu M1(i_r, i_s, switch[4:2], o_zf, disp_code); display M3(clk, disp_num, o_seg, o_sel); assign disp_num = switch[0]?disp_code:(switch[1] ? i_s : i_r); endmodule
计算机组成原理课程设计微程序报告
微程序控制器的设计与实现
目录 1设计目的 (3) 2设计内容 (3) 3具体要求 (3) 4设计方案 (3) 5 调试过程 (11) 6 心得体会 (12)
微程序控制器的设计与实现 一、设计目的 1)巩固和深刻理解“计算机组成原理”课程所讲解的原理，加 深对计算机各模块协同工作的认识 2)掌握微程序设计的思想和具体流程、操作方法。 3)培养学生独立工作和创新思维的能力，取得设计与调试的实 践经验。 4)尝试利用编程实现微程序指令的识别和解释的工作流程 二、设计内容 按照要求设计一指令系统，该指令系统能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式。 三、设计要求 1)仔细复习所学过的理论知识，掌握微程序设计的思想，并根 据掌握的理论写出要设计的指令系统的微程序流程。指令系 统至少要包括六条指令，具有上述功能和寻址方式。 2)根据微操作流程及给定的微指令格式写出相应的微程序 3)将所设计的微程序在虚拟环境中运行调试程序，并给出测试 思路和具体程序段 4)尝试用C或者Java语言实现所设计的指令系统的加载、识 别和解释功能。 5)撰写课程设计报告。 四、设计方案 1)设计思路 按照要求设计指令系统，该指令系统能够实现数据传送，进行加、减运算和无条件转移，具有累加器寻址、寄存器寻址、寄存器间接寻址、存储器直接寻址、立即数寻址等五种寻址方式。从而可以想到如下指令：24位控制位分别介绍如下： XRD ：外部设备读信号，当给出了外设的地址后，输出
此信号，从指定外设读数据。 EMWR：程序存储器EM写信号。 EMRD：程序存储器EM读信号。 PCOE：将程序计数器PC的值送到地址总线ABUS上。 EMEN：将程序存储器EM与数据总线DBUS接通，由EMWR 和EMRD决定是将DBUS数据写到EM中，还是 从EM读出数据送到DBUS。 IREN：将程序存储器EM读出的数据打入指令寄存器IR 和微指令计数器uPC。 EINT：中断返回时清除中断响应和中断请求标志，便于下次中断。 ELP： PC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。 MAREN：将数据总线DBUS上数据打入地址寄存器MAR。 MAROE：将地址寄存器MAR的值送到地址总线ABUS上。 OUTEN：将数据总线DBUS上数据送到输出端口寄存器OUT 里。 STEN：将数据总线DBUS上数据存入堆栈寄存器ST中。 RRD：读寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 RWR：写寄存器组R0-R3，寄存器R?的选择由指令的最低两位决定。 CN：决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。 FEN：将标志位存入ALU内部的标志寄存器。 X2：X1：X0: X2、X1、X0三位组合来译码选择将数据送到DBUS
计算机组成原理课程设计
常规型微程序控制器组成实验 一、实验目的 （1）掌握时序产生器的组成原理。 （2）掌握微程序控制器的组成原理。 （3）掌握微指令格式的化简和归并 二、实验电路 1.TEC—4计算机组成原理实验系统的时序电路如下图所示。电路采用2片GAL22V10（U6、U7），可产生两级等间隔时序信号T1－T4和W1－W4，其中一个W由一轮T1－T4循环组成，它相当于一个微指令周期或硬布线控制器的一拍，而一轮W1—W4循环可供硬布线控制器执行一条机器指令。 2.微指令格式 根据给定的12条机器指令功能和数据通路总体图的控制信号，采用的微指令格式见下图。微指令字长共35位。其中顺序控制部分10位：后继微地址６位，判别字段４位，操作控制字段25位，各位进行直接控制。微指令格式中，信号名带有后缀“#”的信号为低有效信号，不带有后缀“#”的信号为高有效信号。
3.微程序控制器电路 对应微指令格式，微程序控制器的组成见下图。控制存储器采用5片EEPROM 28C64(U8、U9、U10、U11、U12) 三、实验设备 （1）TEC－４计算机组成原理实验系统一台 （2）双踪示波器一台 （2）直流万用表一只 （3）逻辑测试笔一支 四、实验任务 （1）按实验要求连接实验台的数码开关K0—K15、按钮开关、时钟信号源和微程序控制器。 注意：本次实验只做微程序控制器本身的实验，故微程序控制器输出的微命令信号与执行部件（数据通路）的连线暂不连接。连线完成后应仔细检查一遍，然后才可加上电源。 （2）观察时序信号。 用双踪示波器观测时序产生器的输入输出信号：MF，W1—W4，T1—T4。比较相位关系，画出其波形，并标注测量所得的脉冲宽度。观察时须将TJ1接低电平，DB、DZ、DP开关均置为0状态，然后按QD按钮，则连续产生T1、
计组实验二实验报告-80868088指令系统
HUNAN UNIVERSITY 课程实习报告 题目： 8086/8088指令系统 学生姓名 学生学号 专业班级计算机科学与技术2班 指导老师 完成日期2013年4月21日
一、实验目的 利用debug工具的e和u功能找出8086/8088指令系统的指令格式中各种操作吗编码对应的指令功能，得到8086/8088操作吗从00~FF所对应的的汇编指令的名字。并加以分析总结，形成你的关于8086/8088指令系统操作码编码方法的实验报告。 二、实验过程 1、编写C++程序，生成debug的输入文件（shuru.txt） 2、将shuru.txt复制到debug的根目录下，在debug界面输入如下指令“debug
打开out2.txt，对256条记录进行分析。 三、256条记录 指令码汇编指令 ------------------------------------------------------------- 0B76:0100 0000 ADD [BX+SI],AL 0B76:0100 0100 ADD [BX+SI],AX 0B76:0100 0200 ADD AL,[BX+SI] 0B76:0100 0300 ADD AX,[BX+SI] 0B76:0100 0400 ADD AL,00 0B76:0100 050000 ADD AX,0000 0B76:0100 06 PUSH ES 0B76:0100 07 POP ES 0B76:0100 0800 OR [BX+SI],AL 0B76:0100 0900 OR [BX+SI],AX 0B76:0100 0A00 OR AL,[BX+SI] 0B76:0100 0B00 OR AX,[BX+SI] 0B76:0100 0C00 OR AL,00 0B76:0100 0D0000 OR AX,0000 0B76:0100 0E PUSH CS 0B76:0100 0F DB 0F 0B76:0100 1000 ADC [BX+SI],AL 0B76:0100 1100 ADC [BX+SI],AX 0B76:0100 1200 ADC AL,[BX+SI] 0B76:0100 1300 ADC AX,[BX+SI] 0B76:0100 1400 ADC AL,00 0B76:0100 150000 ADC AX,0000 0B76:0100 16 PUSH SS 0B76:0100 17 POP SS 0B76:0100 1800 SBB [BX+SI],AL 0B76:0100 1900 SBB [BX+SI],AX 0B76:0100 1A00 SBB AL,[BX+SI] 0B76:0100 1B00 SBB AX,[BX+SI] 0B76:0100 1C00 SBB AL,00 0B76:0100 1D0000 SBB AX,0000 0B76:0100 1E PUSH DS 0B76:0100 1F POP DS 0B76:0100 2000 AND [BX+SI],AL 0B76:0100 2100 AND [BX+SI],AX 0B76:0100 2200 AND AL,[BX+SI] 0B76:0100 2300 AND AX,[BX+SI] 0B76:0100 2400 AND AL,00 0B76:0100 250000 AND AX,0000
计组课设-微指令的设计实验
计算机组成原理课程设计报告 班级：计算机/物联网 ________ 班姓名：_______ 学号：___________ 完成时间：2016.1.14 _____________________ 一、课程设计目的 1 ?在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程 序设计控制器的基本方法并了解指令系统与硬件结构的对应关系； 2 ?通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念； 3 ?培养综合实践及独立分析、解决问题的能力。 二、课程设计的任务 针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和 除法运算功能为应用目标，在COP2000 的集成开发环境下，设计全新的指令系统并编写 对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。 三、课程设计使用的设备（环境） 1 .硬件 COP2000实验仪 PC机
2 .软件 COP2000仿真软件 四、课程设计的具体内容（步骤） 1?详细了解并掌握COP 2000模型机的微程序控制器原理，通过综合实验来实现 该模型机指令系统的特点： 从指令字长来看该模型机指令系统包含单字长和双字长两种格式的指令，字长为8位，对于需要访问内存的指令都是双字长的，指令系统中大多数指令是单字长；从指令操作码是 定长和变长来看，这里认为，虽然ADD A, R?和ADD A, @R?都是执行加法操作， 但他们是不同的指令，将指令格式中寻址寄存器的两位也认为是操作码的一部分，这两条指令的操作码不同。因此，指令系统的指令格式是定长操作码的，操作码为6位。 1）双字长的指令格式如下： 举例 2）单字长的指令格式如下:
计算机组成原理课程设计
江苏大学计算机组成原理课程设计报告 专业名称：网络工程 班级学号：3130610031 学生姓名：张杰 指导教师：胡广亮 设计时间：2013年6月24日—2013年7月2日
第一天：熟悉微程序的设计和调试方法 一、设计目标 1、掌握微程序的设计方法 2、熟悉利用调试软件运行、调试微程序的方法 二、操作提示 1、连接实验设备 注意：请在断电状态下连接调试电缆。 2、下载FPGA配置数据 从课程网站下载CPU.sof等文件，使用Quartus II Programmer 软件将CPU.sof下载到FPGA。 3、输入微程序 利用调试软件将微程序写入控存，微程序如下。 取指令微程序 取源操作数为立即数的微程序 取目的操作数为寄存器寻址的微程序
MOV指令的微程序（目的数寄存器寻址） 4、输入调机程序 今天的将调机程序就是一条指令：“ MOV #0001H, R1”。首先将指令翻译成机器码，根 据指令的编码规则，该指令的编码是：0761 0001。然后利用调试软件将指令码写入主存，地址从主存的0030H开始。 5、调试微程序。 利用调试软件“Step”按钮控制微指令单步执行，执行结果如图 2.3所示 2.3 例2.1 MOV指令的单步运行跟踪数据 6、分析微程序的执行结果，一般方法如下： 首先分析微程序执行流程是否正确，根据前面指令微流程的设计，理论上该指令微程序 的执行顺序应该是001→002→003→004→00B→00F→016→006→018→007→031→02D→02E→000，通过调试软件的执行结果图 2.3可以看出，该指令微程序的微指令次序是正确的。 如果执行的微指令次序不正确，那就要分析原因，检查BM和NC设置是否正确、检查uAR 的各个输入信号的值是否正确，如IR、NA等。 然后分析指令的运行结果。理论上本条测试指令执行完后，R1的值应该是0001。通过 调试软件的执行结果图 2.3可以看出，指令执行结果是正确的。如果结果不对，就需要进一 步分析每一条微指令。分析的方法是针对微指令的每一条微命令，查看相应微操作前后相关模块的数据变化是否与指令微流程一致。下面举个例子说明如何分析每条微指令的。 图 2.3的微地址为000B（uAR＝000B）的控存单元所对应的内容为2008000F，即微指 令为2008000F，所代表的微操作是：PCoe，ARce，即PC的内容送IB、IB的内容送AR，理论上的正确结果应该是IB=0031， AR=0031；通过图 2.3的000B单元微指令的执行结果可 以看出，IB 的数据由上一条微指令的结果0000→0031, AR 的数据由上一条微指令的结果0030→0031，说明本条微指令执行结果是正确。 从上面的分析可以看出，要想检查运行结果是否正确，关键是要清楚理论上正确的结果 是什么。这就要求实验者对指令的微程序流程非常清楚，从而达到了理解计算机内部信息流动过程、掌握计算机工作原理的目的。所以实验者应重视实验数据的分析工作，否则就失去
计组实验报告.
武汉大学计算机学院计算机科学与技术专业 CPU设计实验报告 实验名称:开放式实验CPU设计课题名称: 计算机组成原理 班级: 指导教师：徐爱萍 组长: 组员: 二零一五年三月
目录 目录 (1) 1 实验环境 (2) 1.1 Quartus Ⅱ介绍 (2) 1.2 硬件描述语言（VHDL） (3) 1.3实验的主要成果 (3) 2 实验要求 (5) 2. 1 指令格式要求 (5) 2. 2 指令流程及微信号序列分析 (6) 2.2.1 ADD指令分析 (6) 2.2.2 ADC指令分析 (7) 2.2.3 SUB指令分析 (7) 2.2.4 SBC指令分析 (7) 2.2.5 INC指令分析 (7) 2.2.6 DEC指令分析 (8) 2.2.7 SHL指令分析 (8) 2.2.8 SHR指令分析 (8) 2.2.9 MOVR指令分析 (8) 2.2.10 MOVD指令分析 (9) 2.2.11 LDRR指令分析 (9) 2.2.12 STRR指令分析 (10) 2.2.13 JMP指令分析 (10) 2.2.14 JRC指令分析 (11) 2.2.15 JRZ指令分析 (11) 2.2.16 JRS指令分析 (11) 2.2.17 CLC指令分析 (11) 2.2.18 STC指令分析 (11) 3.部件仿真实验 (11) 3.1 八个通用寄存器设计与仿真 (11) 3.1.1 设计代码 (11) 3.1.2 RTL连接图 (17) 3.1.3 仿真过程 (17) 3.2算术逻辑单元设计与仿真 (18) 3.2.1 设计代码 (18) 3.2.2 RTL连接图 (21) 3.2.3 仿真过程 (22) 4. CPU设计 (23) 4.1取指设计 (23) 4.2指令译码的设计 (25) 4.3执行部分设计 (28) 4.4存储器部分设计 (31) 4.5通用寄存器组设计 (32)
计算机组成原理课程设计
课程设计说明书 题目: 计算机组成原理课程设计 院系：计算机科学与工程学院 专业班级： ********** 学号： ********** 学生姓名： ********** 指导教师： ********** 2011年 6月 29 日
安徽理工大学课程设计（论文）任务书 2011年 6月 29 日
安徽理工大学课程设计（论文）成绩评定表
目录 1系统分析 (1) 1.1 设计背景 (1) 1.2 设计的原理................................................. 错误！未定义书签。 1.3模型机的逻辑框图 ........................................... 错误！未定义书签。2指令系统及其指令格式.......................错误！未定义书签。 2.1指令系统 ................................................... 错误！未定义书签。 2.2 指令的格式................................................. 错误！未定义书签。3微程序的设计及其实现的方法 .. (6) 3.1微程序入口地址的形成 (7) 3.2微指令格式的设计 (8) 3.3后续微地址的产生方法 (8) 3.3程序执行流程 (9) 4程序的实现 (10) 4.1源程序,程序的指令代码及微程序 (10) 4.2 程序的指令代码 (10) 4.3 微程序 (10) 4.4 程序调试 (11) 总结 (13) 参考文献 (14)