关于pcb画板挖空和包地的讨论

关于pcb画板挖空和包地的讨论

2011-01-09 15:38:07| 分类： pcb | 标签：电容寄生电容 post pll quote |字号订阅

晶振上下两层为什么挖空，且不能走线

晶振上下两层为什么挖空，且不能走线，好像不是应为怕干扰的原因

--------------------------------------------------------------------------------

youyongnju Post at 2007-1-6 21:55:22怎么没有人回答啊[em06][em06][em07][em08]

--------------------------------------------------------------------------------

xxgoodbaby Post at 2007-1-7 10:18:45 减小对GND的寄生电容,保持负载电容的恒

定.[br]

+1 RD币

--------------------------------------------------------------------------------

aquasnake Post at 2007-1-7 15:05:44挖空没必要，包地则可

--------------------------------------------------------------------------------

coolgym Post at 2007-1-7 19:44:27

这位老兄所言即是。

--------------------------------------------------------------------------------

aquasnake Post at 2007-1-27 18:08:34看这种PCB，可以感觉是新手走线，大概是为了避免在OSC下走线，然后把OSC下面的区域设置为KEEPOUT，然后在flood后就变成一个铜皮被挖空区域。

然则，挖空并不能抑制晶振EMI的对外干扰，一些公司的内部PCB规范都要求OSC区域尽量包地，而在设计选料上，可以选4个PIN的有金属屏蔽的晶振。这样设计上的考虑能解放PCB LAYOUT的难度。

什么对GND的寄生电容，我倒没想到这么玄的地步

--------------------------------------------------------------------------------

Meon Post at 2007-1-27 21:36:413楼正解，尤其是对于晶体，要控制对地的寄生电容。挖空是为了考虑这一点，至于不走线，除了寄生电容之外，还有干扰的考虑。楼上的可以看看各大Transcevier产家的AN和参考设计，就知道这么lay板并不是新手的走线，而是必须的要求，一般如果是用的DCXO，要保证晶体到地的距离大于250um，所以一般都要挖掉一层到两层来达到要求。至于寄生电容对与输出频率的影响有很具体的公式，网上都可以找到的。

--------------------------------------------------------------------------------

ashou Post at 2007-1-28 20:05:377楼兄弟解释的对

--------------------------------------------------------------------------------

rfworker Post at 2007-1-29 10:52:57同意7楼兄弟观点，偶也一直这么看的

--------------------------------------------------------------------------------

bai3333 Post at 2007-1-29 11:18:146楼不懂装懂。

--------------------------------------------------------------------------------

liu_fm2006 Post at 2007-1-29 11:20:33晶振的走线也可走在表层,然后加屏蔽照就OK!如果走在中间层的话,可在走线上下两层铺地,这时是有寄生电容,也可计算出来的,然后在决定晶振的负载电容要多大的.不过我个人决得,不管是挖空还是走线上下左右铺地,只要能满足要求就行了,不必刻意追求.

--------------------------------------------------------------------------------

aquasnake Post at 2007-1-29 14:29:03OSC只是一个频率起震器,IC内部有PLL精确稳频如果只靠外部2个电容来稳定?岂非可笑?

看一些电路,如果上到几十MHZ的频率,外部2个电容可以去掉,因为此外部电容的要求并不严格,寄生电容的偏差不会对PLL的稳定有影响(OSC有绝对影响,而外电容则并非如此)

如果10楼不服气,当我在bullshit,那么...

再来看32.768KHZ的RTC晶振,我把27pF电容换22pf,或者33pF,一样走时准确(可以用示波器量下)!你可以实验一下,即使PCB布线的寄生电容可以达到如此大的偏差(事实上可能吗?),都没有关系!

玄学专家都在忽悠,而都不是给出具体的可操作的实际方法,那么,继续忽悠

--------------------------------------------------------------------------------

aquasnake Post at 2007-1-29 14:30:56

天线弹片(ANTENNA SPRING)是为了发射,当然是要镂空铜皮,你CLK信号也要发射?

--------------------------------------------------------------------------------

Meon Post at 2007-1-29 23:18:53首先说明纯技术讨论，楼上的兄弟不要急。

第一，你需要可操作的实际方法，那就以Silicon lab 的Transceiver Si4210为例，有专门的application note AN152-SELECTING A CRYSTAL FOR AERO?II DESIGNS 供参考，同时有一个EXCEL的文档专门计算寄生电容及其他参数是否会导致设计失效供参考，我想Silicon labs的Transceiver很多大厂都有用过，你应该也比较容易找到这些文档来看到可操作的实际方法。当然，我记得MTK也有一份RF layout 的PPT有谈到这个，如果你是有LICENSE的MTK方案用户，也可以找他们拿到。

第二，我们这个讨论大多针对DCXO模式，同时主要是指26MHz或13MHz的Crystal的Layout来谈。这里是射频版，所以32.768K 并不在主要考虑之列。32.768K相邻层挖不挖空确实无大碍。

第三，寄生电容的坏处常常并不是直接表现在令你的Crystal无法起振，而是导致你AFC

的可调范围变小。因为我默认大家都在讨论的是RF的VC-TCXO或者使用DCXO时的Crystal的layout,要注意GSM标准中0.1 ppm的频率精度要求不靠AFC是无法达到的

第四，测量输出频率的精度如果你要求看到多少多少PPM用示波器是无法做到的，用示波器只能看个波形和大致频率，如果你要测量是否满足精度要求应该用频率计数器，对于示波器，就算测量32.768K的RTC时钟，200个PPM的偏差都看不出来的。当然，也有可能是现在有足够好的示波器可以量到很准的频率，这一点请指教。（当然，如果Agilent有，可以告知哪个型号最好了）。

--------------------------------------------------------------------------------

Meon Post at 2007-1-29 23:28:59另外以下这段说明是从AERO?II TRANSCEIVER DESIGN GUIDE 中截出来的，供参考，示范Layout我不知道怎么贴图，没法放上来了。另

外，我同意你对寄生电容量级的说法，没有那么大，一般一个脚的寄生电容应该在1-2pF 左右。

3.2.1. DCXO Crystal PCB Layout

The crystal should be placed close to the IC and not

near the power amplifier. The ground plane should

also be removed to at least 250 μm below the crystal

to minimize the stray loading capacitance of the

device pads. Use the crystal vendor's

recommended PCB footprint. Figure 7 illustrates

the recommended PCB layout.

--------------------------------------------------------------------------------

rfworker Post at 2007-1-30 10:10:24是的，我们要求的不是只要能起振就行了的，关键是频率调谐范围。

我跟一些26MHZ的晶体供应商讨论过，对寄生电容的要求还是比较严格的。

起码有一点，就是我们用load capacitance为7.4pF的换为8pF的，就会发现频率校准数据会明显不同，调谐范围会出现比较大的变化。并且晶体下面掏空的层数对频率校准数据也有一定的影响，这个做过试验的。

个人看法，请高人指正。

--------------------------------------------------------------------------------

aquasnake Post at 2007-1-30 11:52:30

1. LAYOUT APP NOTE都类似

2. 主题并没有限制RF 还是RTC的晶振,既然是分析透彻,就不需要用排除法来区别看待.如果只是说PCB LAYOUT,哪怕是RTC晶振都应该符合1的APP NOTE.不管如何,挖空都是需要避免的.

3. 寄生电容能够大到另OSC无法震荡?所以你在驳一个不可能出现的情况,我说过了AFC 靠IC里面的PLL,不是靠LOAD CAP,LOAD CAP给出一个适合OSC起震的环境.

4, 200个PPM就是200/100,000=1/500;那么

32.768K/500=65.536,32.768K+-65.536/2~=32.735~32.801K的精度,不变有效位数只到KHZ,示波器足够可以测到RTC 200PPM的频率漂移

另外,如果你有ORCAD档的原始设计电路图,请看一下负载电容的属性里面,Description是否是选用[COLOR=#0000FF]NPO[/COLOR](+-5%)的电容?我一般选

[COLOR=#0000FF]X7R[/COLOR](+-10%)足矣.

而寄生电容在同一批次洗板的PCB中几乎是相同的,还不如电容温漂的影响大,况且此寄生电容数值是固定的\已知的,把此影响无限扩大就显得对设计的不自信,岂非舍本逐末?

有些IC没有内部PLL,需要外接CLK_IN,这样,就只能接有源晶振,此时对负载电容的要求严格些.但主题并非是谈论负载电容的选取方法,而是某RD提出的寄生电容的说法.个人不以为然

--------------------------------------------------------------------------------

longguqi Post at 2007-1-30 13:55:39射频里面上，频率精准度都是要拿频谱仪量才对的，示波器只是辅助，频率不准的，主要是看电平和波形如何。电容对频率精准度影响是非常大的！不信拿频谱仪量量看？！在wifi的板子上是这样，GSM也一样吧！

--------------------------------------------------------------------------------

Meon Post at 2007-1-30 14:18:07我觉得这个问题其实已经讲清楚了，因为该帖子的主题是“为什么晶体底下要挖空，且不能走线”，我所提到的几个具体文档并不是泛泛的在谈什么LAYOUT规则，而是定量的计算和分析寄生电容对系统设计的影响，如果可以，我想aquasnake兄弟找到看看后再讨论会比较有帮助，另外不知道aquasnake兄弟做的是哪个手机RF方案，就像16楼所说的，做简单的实验就可以了解寄生电容对AFC调谐范围，系

统校准和手机RF指标的影响。

此外，纠正一下计算的错误

4, 200个PPM就是200/100,000=1/500;那么

32.768K/500=65.536,32.768K+-65.536/2~=32.735~32.801K的精度,不变有效位数只到KHZ,示波器足够可以测到RTC 200PPM的频率漂移

PPM是百万分之一，所以200 PPM =1/5000 32.768 K/5000 = 6.55 Hz 有效位数需要至少到Hz,而不是到KHz ，我用过的示波器是达不到的。

--------------------------------------------------------------------------------

cylbailey Post at 2007-1-30 14:43:14

我来插句话, 一般这种类型的layout原则是挖到不能挖为止. 所谓不能挖为止,是说在保证osc与下面trace之间有地的情况下, 尽量能多挖一些.而且osc下面的地,要和TC的地有短而直接的大面积回流路径.

为什么这么说?是因为IC工艺特点,现在外挂crystal的IC的振荡器基本是皮尔兹形式的,地是反馈的路径!!

至于说地的寄生电容会影响调谐范围, 确实有影响,而且是作为osc的电容负载存在,可能拉低osc的输出幅度,同时降低Q值和相噪性能.但是一般都在可以容忍的范围之内.相对来说,osc下面有走线,才是不能容忍的.

此外, 26M是可以校正的,一般平台也提供了粗调的功能,不大会存在不准的情况.

真正的设计,很多时候只是在做一种权衡....

--------------------------------------------------------------------------------

cylbailey Post at 2007-1-30 15:08:44

兄弟,osc是为pll提供ref源, 稳定性的需要是一定的, 外部的两个电容对反馈增益, 振荡频率都有影响的, 具体可以去研究一下colpitt, pierce振荡器.

对于32.768KHZ, 这样的改动可能确实看不出来,不过实际上是存在的.

--------------------------------------------------------------------------------

aquasnake Post at 2007-1-30 17:43:08

呵呵少算了个0,但也不是你说的保持在个位数,实际上是10位数保持,因为个位数是变化的,也就是能精确到10HZ.

你自己看DSN档的电容精确度,我也不想再深入,可能你我的依据不同.

如果你还是坚持"晶振底下挖空"是正确的,那也没必要再继续,你的APP NOTE上明显就是说PAD 与GND PLANE的间距不小于250um,说明还是要包地,只是间距注意

但是即使是<250um(10mil)的间距,只是影响了负载电容的容值,负载电容选取有10%的精度余量.我想我说的够透彻了.

平台方面你有的资料我大都有,包括 .DSN,.SCH,.PCB原文档

--------------------------------------------------------------------------------

walker98 Post at 2007-1-30 18:35:16我是新手，但已看出aquasnake是泛泛之辈。

--------------------------------------------------------------------------------

aiyanfa Post at 2007-1-30 20:43:36同意7楼的意见!

--------------------------------------------------------------------------------

simplesme Post at 2007-1-31 1:08:31根据20楼而言：”至于说地的寄生电容会影响调谐范围, 确实有影响,而且是作为osc的电容负载存在,可能拉低osc的输出幅度,同时降低Q值和相噪性能.但是一般都在可以容忍的范围之内.相对来说,osc下面有走线,才是不能容忍的.”，那我测量到的OSC 19.5MHz的输出振幅只有1.3V左右是因为没有挖地造成的咯？我还一直在想，振幅怎么会这么小呢！

--------------------------------------------------------------------------------

shuizhen Post at 2007-1-31 20:11:54同意20楼的说法。在很多的低端产品中，受pcb层数等等的限制，也不是说非要把晶振周围的地挖空，它毕竟和射频发射、接收线有所区别。很多晶振产品本身也会考虑这方面的问题。但是,四周不可走线，且要用地包围则是必须的，除非芯片本身有缺陷，不能够做到完全用地包围。

--------------------------------------------------------------------------------

ly07192 Post at 2010-6-30 10:12:30[QUOTE][B]以下是引用[i]aquasnake[/i]在2007-1-29 14:29:03的发言：[/B]

OSC只是一个频率起震器,IC内部有PLL精确稳频

如果只靠外部2个电容来稳定?岂非可笑?

看一些电路,如果上到几十MHZ的频率,外部2个电容可以去掉,因为此外部电容的要求并不严格,寄生电容的偏差不会对PLL的稳定有影响(OSC有绝对影响,而外电容则并非如此)

如果10楼不服气,当我在bullshit,那么...

再来看32.768KHZ的RTC晶振,我把27pF电容换22pf,或者33pF,一样走时准确(可以用示波器量下)!你可以实验一下,即使PCB布线的寄生电容可以达到如此大的偏差(事实上可能吗?),都没有关系!

玄学专家都在忽悠,而都不是给出具体的可操作的实际方法,那么,继续忽悠[/QUOTE]

你真是不懂装懂，曾经我调一个32K的晶振，18p误差能过，15p和22p电容，误差就不过，你差那么多还准确？起振到是没问题。估计你们做的板子都是美什么要求的，不需要做测试吧。

--------------------------------------------------------------------------------

fengmo44 Post at 2010-7-1 9:59:17[QUOTE][B]以下是引用[i]aquasnake[/i]在2007-1-7 15:05:44的发言：[/B]

挖空没必要，包地则可

[/QUOTE]

看到这个帖子讨论的这么激烈，我也谈谈自己的看法，首先想说看大家的讨论，发现几位在RF方面都是比较资深的，有些人基于实践有些人基于理论有些人基于别人的指导或者自己的学习。大家只是按照自己的了解谈自己的看法，这个肯定会有偏差，所以我觉得还是把这个气氛搞平和一点。说明下，我很菜，就是说说看法，没指教的意思。

对于晶振地下的挖地，确实看过很多APP NOTES 说是要挖的，而且像NOKIA确实是遵循这样的原则，晶振一直挖到主地，而地在表层是不和表层地相连，而是直接打到主地上。挖到主地应该就是减小寄生电容的影响，表层不连地直接连到主地也是防止对其他器件的干扰，毕竟这是个很大的辐射源。这样挖了下面肯定也不能走线了。

但是其他公司的方案就不见得一样了，我现在用的没有遵循上面任何一条，第二层就是地了，第三层就开始走线了。而晶振的地也是直接连到了表层的地上。我还有点怀疑这样的设计，但是结果并不差，无论是频率误差还是其他的什么指标。所以这个东西很难去很定量的分析，也不能说怎么设计就是对的，现在板子空间有限，尤其是智能机，所以这样的设计节省了空间，性能也能得到保证。所以这个东西还是看具体情况吧，大家继续讨论吧，这个主题不错。[em14][em14][em14]

--------------------------------------------------------------------------------

fengmo44 Post at 2010-7-1 10:02:48还有，时钟线包还是肯定都是包的。

好久都没看到值得出来讨论讨论的帖子了，希望论坛前段时间的氛围能快点回来

--------------------------------------------------------------------------------

xiazsan Post at 2010-7-1 13:09:33[QUOTE][B]以下是引用[i]aquasnake[/i]在2007-1-29 14:29:03的发言：[/B]

OSC只是一个频率起震器,IC内部有PLL精确稳频

如果只靠外部2个电容来稳定?岂非可笑?

看一些电路,如果上到几十MHZ的频率,外部2个电容可以去掉,因为此外部电容的要求并不严格,寄生电容的偏差不会对PLL的稳定有影响(OSC有绝对影响,而外电容则并非如此)

如果10楼不服气,当我在bullshit,那么...

再来看32.768KHZ的RTC晶振,我把27pF电容换22pf,或者33pF,一样走时准确(可以用示波器量下)!你可以实验一下,即使PCB布线的寄生电容可以达到如此大的偏差(事实上可能吗?),都没有关系!

玄学专家都在忽悠,而都不是给出具体的可操作的实际方法,那么,继续忽悠[/QUOTE]

我来发表我的意见。

总的，被你们说的太玄乎了。

正常情况下，加不加都一样。

1.为什么有的人说要加，因为晶振电路起振，正常工作时，它是电压式的充放电，从芯片级来讲，它的峰峰值电平会到1V到3.3V之间，如果芯片内部晶振电路做得不好，晶体的振荡谐波分量会很高，这个谐波高次频率就落在带内。无论如何晶体这一片地的面积上都会有这个干扰，如果下面或附近有走线，或者附近别的靠近的pin或走线，它们都是同一个参考地，耦合到关键电路，就会造成干扰。

2.跟电容的精准度有关，这个说法是错误的。PLL的频率是固定精准的，它的频偏只跟你晶晶体的频偏和两个电容有关。比如说晶体频偏20ppm,如果芯片PLL是是整除N的话。PLL 频偏20ppm*N.

实际生产时，所用的晶体和电容都有差异，所以匹次都可能不一样。

如果负载电容没有20pF的margin的话，这样的芯片就根本不能用。

如果负载电容过小过大，自然不会起振。一般正常芯片都会做到4pF to 55pF.

取中间值是因为高低温有一定温飘。

有的则是根据某一固定ppm的晶体调好的电容，这个时候PLL频率和理论值非常接近。

--------------------------------------------------------------------------------

xiazsan Post at 2010-7-1 13:16:44[QUOTE][B]以下是引用[i]xiazsan[/i]在2010-7-1

13:09:33的发言：[/B]

悠

我来发表我的意见。

总的，被你们说的太玄乎了。

正常情况下，加不加都一样。

1.为什么有的人说要加，因为晶振电路起振，正常工作时，它是电压式的充放电，从芯片级来讲，它的峰峰值电平会到1V到3.3V之间，如果芯片内部晶振电路做得不好，晶体的振荡谐波分量会很高，这个谐波高次频率就落在带内。无论如何晶体这一片地的面积上都会有这个干扰，如果下面或附近有走线，或者附近别的靠近的pin或走线，它们都是同一个参考地，耦合到关键电路，就会造成干扰。

2.跟电容的精准度有关，这个说法是错误的。PLL的频率是固定精准的，它的频偏只跟你晶晶体的频偏和两个电容有关。比如说晶体频偏20ppm,如果芯片PLL是是整除N的话。PLL 频偏20ppm*N.

实际生产时，所用的晶体和电容都有差异，所以匹次都可能不一样。

如果负载电容没有20pF的margin的话，这样的芯片就根本不能用。

如果负载电容过小过大，自然不会起振。一般正常芯片都会做到4pF to 55pF.

取中间值是因为高低温有一定温飘。

有的则是根据某一固定ppm的晶体调好的电容，这个时候PLL频率和理论值非常接近。

[/QUOTE]

包地不包地，挖不挖空，主要看芯片的敏感度。

包地的场合，一般多为晶体的谐波电压场比较大，是因为希望这个电压场能有个很好的场面积，希望主要能量全部控制在这一区域。如果天线的方向性刚好能够在这方向有较好的吸收，或者RF信号输入有较长的走线容易耦合的话，包地是最好的，离晶振电路越远它的电磁j 能量就越小。

不包地的场合，一般多为晶体充放电的电流较大,是因为希望有较小范围的地平面被干扰到。地面积越小，地上所产生的电场越小，干扰能量越小。如果附近有对RF性能有比较敏感的走线，就需要这样的case应用了。

--------------------------------------------------------------------------------

xiazsan Post at 2010-7-1 13:26:53[QUOTE][B]以下是引用[i]fengmo44[/i]在2010-7-1

10:02:48的发言：[/B]

还有，时钟线包还是肯定都是包的。

好久都没看到值得出来讨论讨论的帖子了，希望论坛前段时间的氛围能快点回来[/QUOTE]

时钟线为什么要包呀。

如果你时钟线上根本没有接收频段的干扰谐波，这个包地无所谓的。

当然这个是理想状态，一般正常的时钟clk是失真的，不是理想的sine wave.

--------------------------------------------------------------------------------

myzod Post at 2010-7-1 15:57:39

3. 寄生电容能够大到另OSC无法震荡?所以你在驳一个不可能出现的情况,我说过了AFC 靠IC里面的PLL,不是靠LOAD CAP,LOAD CAP给出一个适合OSC起震的环境.

老兄，AFC控制的是一个变容二极管，改变的就是load cap。

PLL要你的AFC信号干嘛？怎么用？别想当然了。

--------------------------------------------------------------------------------

fengmo44 Post at 2010-7-1 17:41:59[QUOTE][B]以下是引用[i]xiazsan[/i]在2010-7-1

13:26:53的发言：[/B]

来

时钟线为什么要包呀。

如果你时钟线上根本没有接收频段的干扰谐波，这个包地无所谓的。

当然这个是理想状态，一般正常的时钟clk是失真的，不是理想的sine wave.[/QUOTE]

时钟信号的幅度还是比较大的，如果你不好好处理下，你怎么保证EMC性能是好的呢

至少我是肯定会把时钟线保护好的，甚至晶振的供电也包了

--------------------------------------------------------------------------------

xiazsan Post at 2010-7-2 9:40:46[QUOTE][B]以下是引用[i]fengmo44[/i]在2010-7-1

17:41:59的发言：[/B]

.

时钟信号的幅度还是比较大的，如果你不好好处理下，你怎么保证EMC性能是好的呢

至少我是肯定会把时钟线保护好的，甚至晶振的供电也包了[/QUOTE]

上面都说了哦，如果没有在接收频带内的对此接收系统的干扰，不用包。所以EMC就是不成问题。

比如说窄带，算gsm的调制好了，如果在接收频段内它一个小的谐波都会对它造成干扰。因为它的解调门限是6dB.

比如说宽带，算OFDM,8MHz带宽调制信号，如果同样等同power的单谐波,就不会造成干扰，因为8MHz积分的noise power就可能比这个谐波还要高。

--------------------------------------------------------------------------------

fengmo44 Post at 2010-7-2 11:46:07[QUOTE][B]以下是引用[i]xiazsan[/i]在2010-7-2

9:40:46的发言：[/B]

上面都说了哦，如果没有在接收频带内的对此接收系统的干扰，不用包。所以EMC就是不成问题。

比如说窄带，算gsm的调制好了，如果在接收频段内它一个小的谐波都会对它造成干扰。因为它的解调门限是6dB.

比如说宽带，算OFDM,8MHz带宽调制信号，如果同样等同power的单谐波,就不会造成干扰，因为8MHz积分的noise power就可能比这个谐波还要高。

[/QUOTE]

主要是我并不能预测干扰信号所以在设计时就都包上了。反正空间还是有的。

还有想问下，在宽带解调的时候，你说这个谐波要比8M的噪声积分还要低。如果8M 单纯的积分噪声的话也大致才-105dBm，一般这个谐波肯定要比这个高吧？

--------------------------------------------------------------------------------

xiazsan Post at 2010-7-2 11:57:25[QUOTE][B]以下是引用[i]fengmo44[/i]在2010-7-2

11:46:07的发言：[/B]

主要是我并不能预测干扰信号所以在设计时就都包上了。反正空间还是有的。

还有想问下，在宽带解调的时候，你说这个谐波要比8M的噪声积分还要低。如果8M 单纯的积分噪声的话也大致才-105dBm，一般这个谐波肯定要比这个高吧？

[/QUOTE]

你说的是纯理想的白噪声的noise.

我们现在讲的是demod需要解调的信噪比，这个是在tuner的中频输出。所以中频的输出的noise肯定不止这些啦。

--------------------------------------------------------------------------------

qiujun Post at 2010-7-9 17:46:58不用挖空的，避开就行了

--------------------------------------------------------------------------------

congwf Post at 2010-7-11 8:14:20[QUOTE][B]以下是引用[i]Meon[/i]在2007-1-27 21:36:41的发言：[/B]

3楼正解，尤其是对于晶体，要控制对地的寄生电容。挖空是为了考虑这一点，至于不走线，除了寄生电容之外，还有干扰的考虑。楼上的可以看看各大Transcevier产家的AN和参考设计，就知道这么lay板并不是新手的走线，而是必须的要求，一般如果是用的DCXO，要保证晶体到地的距离大于250um，所以一般都要挖掉一层到两层来达到要求。至于寄生电容对与输出频率的影响有很具体的公式，网上都可以找到的。[/QUOTE]

正解

--------------------------------------------------------------------------------

huiyic Post at 2010-7-13 9:15:05[QUOTE][B]以下是引用[i]aquasnake[/i]在2007-1-30 11:52:30的发言：[/B]

1. LAYOUT APP NOTE都类似

2. 主题并没有限制RF 还是RTC的晶振,既然是分析透彻,就不需要用排除法来区别看待.如果只是说PCB LAYOUT,哪怕是RTC晶振都应该符合1的APP NOTE.不管如何,挖空都是需要避免的.

3. 寄生电容能够大到另OSC无法震荡?所以你在驳一个不可能出现的情况,我说过了AFC 靠IC里面的PLL,不是靠LOAD CAP,LOAD CAP给出一个适合OSC起震的环境.

4, 200个PPM就是200/100,000=1/500;那么

32.768K/500=65.536,32.768K+-65.536/2~=32.735~32.801K的精度,不变有效位数只到KHZ,示波器足够可以测到RTC 200PPM的频率漂移

另外,如果你有ORCAD档的原始设计电路图,请看一下负载电容的属性里面,Description是否是选用[COLOR=#0000FF]NPO[/COLOR](+-5%)的电容?我一般选

[COLOR=#0000FF]X7R[/COLOR](+-10%)足矣.

而寄生电容在同一批次洗板的PCB中几乎是相同的,还不如电容温漂的影响大,况且此寄生电容数值是固定的\已知的,把此影响无限扩大就显得对设计的不自信,岂非舍本逐末?

有些IC没有内部PLL,需要外接CLK_IN,这样,就只能接有源晶振,此时对负载电容的要求严格些.但主题并非是谈论负载电容的选取方法,而是某RD提出的寄生电容的说法.个人不以为然[/QUOTE]

别小看32.768，曾经碰到负载电容不匹配造成不能下载的问题。当然不挖地耦合电容不会有那么大。对CRYSTAL建议挖地，当然其下方有包地。早期做LAYOUT的时候曾经没挖地，造成频率误差比较大。TCXO倒是可以考虑不挖地。

--------------------------------------------------------------------------------

simpson Post at 2010-7-13 13:25:47兄弟，VCO的指标只有一个频率准确就可以的？

建议你学下VCO吧

High spectral purity

Linear voltage-frequency transfer characteristic

Good frequency stability to temperature

Frequency deviation capability >>the max. PLL capture range

Time response

Low power consumption and Output level

Output harmonic level and tuning sensitivity

Phase noise

[QUOTE][B]以下是引用[i]aquasnake[/i]在2007-1-29 14:29:03的发言：[/B]

OSC只是一个频率起震器,IC内部有PLL精确稳频

如果只靠外部2个电容来稳定?岂非可笑?

看一些电路,如果上到几十MHZ的频率,外部2个电容可以去掉,因为此外部电容的要求并不严格,寄生电容的偏差不会对PLL的稳定有影响(OSC有绝对影响,而外电容则并非如此)

如果10楼不服气,当我在bullshit,那么...

再来看32.768KHZ的

pcb设计注意事项(精)

pcb设计注意事项 一．焊盘重叠 焊盘（除表面贴装焊盘外）的重叠，也就是孔的重叠放置，在钻孔时会因为在一处多钻孔导致断钻头、导线损伤。 二．图形层的滥用 1. 违反常规设计，如元件面设计在BOTTOM层，焊接面设计在TOP，造成文件编辑时正反面错误。 2. PCB板内若有需铣的槽，要用KEEPOUT LAYER 或BOARD LAYER层画出，不应用其它层面，避免误铣或没铣。 三．异型孔 若板内有异型孔，用KEEPOUT 层画出一个与孔大小一样的填充区即可。异形孔的长/宽比例应≥2：1，宽度应>1.0mm，否则，钻床在加工异型孔时极易断钻，造成加工困难。 四．字符的放置 1．字符遮盖焊盘SMD焊片，给印制板的通断测试及元件的焊接带来不便。 2．字符设计的太小，造成丝网印刷的困难，使字符不够清晰。 五．单面焊盘孔径的设置 1．单面焊盘一般不钻孔，若钻孔需标注，其孔径应设计为零。如果设计了数值，这样在产生钻孔数据时，其位就会钻出孔，轻则会影响板面美观，重则板子报废。 2．单面焊盘若要钻孔就要做出特殊标注。 六．用填充区块画焊盘 用填充块画焊盘在设计线路时能够通过DRC检查，但对于加工是不行的，因此类焊盘不能直接生成阻焊数据，上阻焊剂时，该填充块区域将被阻焊剂覆盖，导致器件焊接困难。 七．设计中的填充块太多或填充块用极细的线填充 1．产生光绘数据有丢失的现象，光绘数据不完全。 2．因填充块在光绘数据处理时是用线一条一条去画的，因此产生的光绘数据量相当大，增加了数据处理难度。 八．表面贴装器件焊盘太短 这是对于通断测试而言，对于太密的表面贴装器件，其两脚之间的间距相当小，焊盘也相当细，安装测试须上下（右左）交错位置，如焊盘设计的太短，虽然不影响器件贴装，但会使测试针错不开位。 九．大面积网格的间距太小 组成大面积网格线同线之间的边缘太小（小于0.30mm），在印制过程中会造成短路。 十．大面积铜箔距外框的距离太近 大面积铜箔外框应至少保证0.20mm以上的间距，因在铣外形时如铣到铜箔上容易造成铜箔翘及由其引起焊剂脱落问题。

PCB绘制时注意事项-1

PCB绘制时注意事项 1.原理图常见错误: (1)ERC报告管脚没有接入信号: a. 创建封装时给管脚定义了I/O属性; b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上; c. 创建元件时pin方向反向,必须非pin name端连线 (2)元件跑到图纸界外:没有在元件库图表纸中心创建元件. (3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为global. (4)当使用自己创建的多部分组成的元件时,千万不要使用annotate. 2.PCB中常见错误: (1)网络载入时报告NODE没有找到: a. 原理图中的元件使用了pcb库中没有的封装; b. 原理图中的元件使用了pcb库中名称不一致的封装; c. 原理图中的元件使用了pcb库中pin number不一致的封装.如三极管:sch中pin number 为e,b,c, 而pcb中为1,2,3. (2)打印时总是不能打印到一页纸上: a. 创建pcb库时没有在原点; b. 多次移动和旋转了元件,pcb板界外有隐藏的字符.选择显示所有隐藏的字符, 缩小pcb, 然后移动字符到边界内. (3)DRC报告网络被分成几个部分: 表示这个网络没有连通,看报告文件,使用选择CONNECTED COPPER查找.另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会; 多几次导出文件,做成新的DDB文件, 减少文件尺寸和PROTEL僵死的机会.如果作较复杂得设计,尽量不要使用自动布线.在PCB 设计中,布线是完成产品设计的重要步骤,可以说前面的准备工作都是为它而做的, 在整个PCB中,以布线的设计过程限定最高,技巧最细、工作量最大.PCB布线有单面布线、双面布线及多层布线.布线的方式也有两种:自动布线及交互式布线,在自动布线之前, 可以用交互式预先对要求比较严格的线进行布线,输入端与输出端的边线应避免相邻平行, 以免产生反射干扰.必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合. 自动布线的布通率,依赖于良好的布局,布线规则可以预先设定, 包括走线的弯曲次数、导通孔的数目、步进的数目等.一般先进行探索式布经线,快速地把短线连通, 然后进行迷宫式布线,先把要布的连线进行全局的布线路径优化,它可以根据需要断开已布的线. 并试着重新再布线,以改进总体效果. 对目前高密度的PCB设计已感觉到贯通孔不太适应了, 它浪费了许多宝贵的布线通道,为解决这一矛盾,出现了盲孔和埋孔技术,它不仅完成了导通孔的作用, 还省出许多布线通道使 布线过程完成得更加方便,更加流畅,更为完善,PCB 板的设计过程是一个复杂而又简单的 过程,要想很好地掌握它,还需广大电子工程设计人员去自已体会, 才能得到其中的真谛. 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好,但由于电源、地线的考虑不周到而引起的干扰,会使产品的性能下降,有时甚至影响到产品的成功率.所以对电、地线的布线要认真对待,把电、地线所产生的噪音干扰降到最低限度,以保证产品的质量.对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因, 现只对降低式抑制噪音作以表述:众所周知的是在电源、地线之间加上去耦电容.尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最经细宽度可 达0.05~0.07mm,电源线为1.2~2.5 mm对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用.或是做成多层板,电源,地线各占用一层. 2、数字电路与模拟电路的共地处理

圆的面积教案(公开课)

《圆的面积》教学设计 教学内容：六年级数学上册第67-68页圆的面积。 教学目标： 1:认知目标 理解圆的面积的含义；理解和掌握圆的面积公式。 2:过程与方法目标 经历圆的面积公式的推导过程，体验实验操作，逻辑推理的学习方法。 3:情感目标 引导学生进一步体会“转化”的数学思想，初步了解极限思想；体验发现新知识的快乐，增强学生的合作交流意识和能力，培养学生学习数学的兴趣。 教学重点：正确掌握圆面积的计算公式。 教学难点：圆面积计算公式的推导过程。 达标规程：操作---观察---引用---概括---记忆---应用 教学准备： 学生：圆形纸板、剪刀、彩笔、三角板等学具。 教师：相应课件或圆的面积演示教具 教学过程： 一、复习。 1、口算。422020.5 2 2 n 12.56 - n 2、已知圆的半径r，怎样求圆周长？ 已知圆的半径r，圆周长的一半怎样求？ 二、导入新课，揭示课题。 1、首先利用课件或教具演示，让学生直观感知画圆留下的轨迹是条封闭的曲线；其次，在内填充颜色并分离，让学生明确：这条封闭的曲线长度是圆的周长；填充的部分是曲线围成的面是圆的面积。接着，让学生摸一摸手中圆形纸片的面积和周长，亲身体验一下，并理解圆的面积指的是圆所占平面的大小叫做圆的面积。 2 、以幻灯片1的情境图创设情境，引入课题。 预设：（出示幻灯片1的情境图） 师：同学们，请看上面的这幅图，想一想，从图中你发现了什么信息？（学生观察思考）师：请你来说说。生1:我发现图上有一匹马拴在了树上。 师：请你也来说说。生2:我发现马儿吃草的最大范围可能是个圆形。 师：哦，是个圆形，还有没有？请仔细观察。生：我发现一个马儿提出了一 个问题。 师：这个问题是什么？生：这个小马说“我的最大活动范围有多大？”。 师：你们能帮它解决这个问题吗？怎么办？（生：我认为要知道用多大范围， 就得知道马儿它走过的圆形面积。） 师：只要知道圆的面积就可以解决这个问题是吧？今天我们就要一起来学习圆的面积。（板书课题“圆的面积”） 三、探究新知。 （一）圆的面积计算公式的推导 1 ?确定“转化”的策略。

PCB电路设计流程

PCB电路设计流程(2011-10-28 11:14) 分类：开关电源 1 推荐 PCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤. 1. 网表输入 网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输入进来。 2.规则设置 如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置 这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。如果修改了设计规则，必须同步原理图，保证原理图和PCB的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks，需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔，一定要加上Layer 25。 注意：PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在PowerLogic中，使用OLE PowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。 3. 元器件布局 网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手工布局和自动布局。 ①、手工布局 A. 工具印制板的结构尺寸画出板边（Board Outline）。 B. 将元器件分散（Disperse Components），元器件会排列在板边的周围。 C. 把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。 ②、自动布局 PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想，不推荐使用。 ③、注意事项 a. 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起 b. 数字器件和模拟器件要分开，尽量远离 c. 去耦电容尽量靠近器件的VCC d. 放置器件时要考虑以后的焊接，不要太密集 e. 多使用软件提供的Array和Union功能，提高布局的效率

(完整版)运用几何画板辅助初中数学教学的实践及案例

运用几何画板辅助初中数学教学的实践及案例 摘要：当我们从数学的本质特点和学生的认知特点出发，运用“几何画板”这种工具，通过数学实验这种教与学的方式，去影响学生数学认知结构的意义建构，帮助学生本质地理解数学，培养学生的数学精神、发现与创新能力时，我们就把握住了数学教育的时代性和科学性。 关键词：素质教育新课程改革信息技术与课程的整合数学实验室 一、运用几何画板辅助初中数学教学的实践及案例 1．有效创设动态情境，激发学生学习兴趣 几何画板能简单、准确、动态地表达几何图形和现象，这就为学生学习知识、观察思维提供了一个良好的场所和环境。在课堂中数学老师可以展示一些与学习内容关系非常密切的实例，使学生观其形，闻其音，丰富学生的感观，使学生自然地深入教师精心设计的情景中，不知不觉地思索着，学习着。如用几何画板制作一辆公路上运动的自行车，并请学生思考图中包含了哪些图形，在学生思考的过程中，双击“动画”按钮，使屏幕上的自行车往返运动。还可利用“轨迹跟踪点”的功能演示出自行车行进时车轮上一点、脚蹬上一点或车把上一点形成的轨迹，来说明“点动成线”的事实。这辆平常的自行车在数学课上出现，给刚步入几何大门的孩子们带来了欢笑和几分神奇。就在这愉悦的气氛中，他们迈进了平面几何的门槛，点、直线、线段、圆等几何图形已从他们最熟悉的现实世界中抽象出来了。而这种抽象是他们用眼观察，同时是自己亲身感受到的，激发了他们学习几何的动机，点燃了他们学习的热情。 2．利用几何画板辅助教师讲授基础知识，帮助学生理解基本概念，帮助概念解析 概念是一事物区别于它事物的本质属性，概念来源于生活。在教学中讲授或学习概念常常需要借助图形进行直观性表述。几何中的概念，如“中点”，如果离开了具体的图形的帮助，那么其本质含义就无法揭示和表现出来，因而，图形成为说明概念的“形态式”语言。平面几何教学难，难在于学生不能把概念转换为图形语言，从图形中理解抽象的概念，学习也就望而却步。为此，在几何教学中，要善于利用几何画板强大的图形功能，使概念有具体直接的形象。例如用几何画板教学“三线八角”时，可以先让学生观察课件中八个角之间的位置关系，在学生观察思考的过程中，双击“同位角”按钮，几何画板能把图中的四组同位角从图中自动地拉出，单击鼠标，显示在屏幕上的四组同位角又分别返回原图中去；内错角、同旁内角类似，起到了快速、直观的效果。更重要的是还可以拖动其中任何一条直线使图形发生变化，来说明这些角的位置关系并未发生变化，从而使学生进一步认识其质的规定性，深化了对概念的理解，提高了课堂教学的效率。 例如反比例函数的图像的特点，学生不好把握，什么叫“与坐标轴无限接近，但永不相交”？为了帮助学生理解双曲线的特点，可以利用几何画板来形象地展示这一特点。如要作y= 图像，需要首先建立坐标系，在x轴上取点a，度量该点的横坐标，然后利用“度量”菜单中的“计算”功能计算出，“度量”菜单下的“绘制点”绘出点b（x, y），最后依次选中点a、b，选择“构造”菜单中的“轨迹”，完成双曲线的绘制。然后演示拖动图中的点a向右运动，让学生观察点的运动和数据的变化，问：当x值越来越大，y是如何变化的？学生会看到随着点a向右运动，点a与x轴的距离越来越小。教师趁机再问：图像上的点会与两轴相交吗？再仔细观察双曲线与坐标轴的关系，猜想的结果是不会相交，教师再引导分析，找出真正的原因在于x和y不能为0。

PCB设计规则__个人.

1. 原理图绘制 (3 1.1. SCH首选项 tools->performance (3 1.2. SCH绘图默认选项tools->performance->default primitives (3 1.3. SCH project 首选项 project options (3 1.4. 原理图基本grid单位设置(tools->document option (3 1.5. 原理图库绘制 (3 1.6. 特殊指令 (3 1.7. 快速查看功能 (3 1.8. 元器件重命名 (3 1.9. 引脚交换(pin swap (3 1.10. 生成project直接依赖库文件 (3 1.11. 打印smart PDF (3 1.1 2. 原理图DRC (3 1.13. 注意事项 (3 1.14. 其他特殊指令 (3 2. 印制板绘制 (4 2.1. PCB首选项tools->performance。 (4 2.2. PCB元素默认选项tools->performance->default。 (4 2.3. 定义零点(org Edit->origion->set。 (4

2.4. 设置PCB board基本信息 (Design->board options (4 2.5. 边框绘制 (4 2.6. 固定位置放置 (4 2.7. 设置叠层 (4 2.8. 设置AD6规则(rule (4 2.8.1. electrical->clearance,routing->width (4 2.8.2. VIA和PAD设计规则 (5 2.8. 3. 表贴焊盘设计原则(机器焊接 (7 2.8.4. 布线布局要求 (9 2.8.5. routing->routing priority, routing Topology,routing layers,conrner (10 2.8.6. routing via style (10 2.8.7. Fanout control (11 2.8.8. Mask->solder mask ,Paste mask (11 2.8.9. plane常数 (11 2.8.10. 制造过孔尺寸 (11 2.8.11. 设置放置空间placement->room definition (11 2.8.12. 设置元器件放置常数placement->component clearance (11 2.8.1 3. 其他规则 (11 2.9. 导入网络表(design->import.... (11

PCB电路板设计注意事项

作为一个电子工程师设计电路是一项必备的硬功夫，但是原理设计再完美，如果电路板设计不合理性能将大打折扣，严重时甚至不能正常工作。根据我的经验，我总结出以下一些ＰＣＢ设计中应该注意的地方，希望能对您有所启示。 不管用什么软件，ＰＣＢ设计有个大致的程序，按顺序来会省时省力，因此我将按制作流程来介绍一下。（由于ｐｒｏｔｅｌ界面风格与ｗｉｎｄｏｗｓ视窗接近，操作习惯也相近，且有强大的仿真功能，使用的人比较多，将以此软件作说明。） 原理图设计是前期准备工作，经常见到初学者为了省事直接就去画ＰＣＢ板了，这样将得不偿失，对简单的板子，如果熟练流程，不妨可以跳过。但是对于初学者一定要按流程来，这样一方面可以养成良好的习惯，另一方面对复杂的电路也只有这样才能避免出错。 在画原理图时，层次设计时要注意各个文件最后要连接为一个整体，这同样对以后的工作有重要意义。由于，软件的差别有些软件会出现看似相连实际未连（电气性能上）的情况。如果不用相关检测工具检测，万一出了问题，等板子做好了才发现就晚了。因此一再强调按顺序来做的重要性，希望引起大家的注意。 原理图是根据设计的项目来的，只要电性连接正确没什么好说的。下面我们重点讨论一下具体的制板程序中的问题。 ｌ、制作物理边框 封闭的物理边框对以后的元件布局、走线来说是个基本平台，也对自动布局起着约束作用，否则，从原理图过来的元件会不知所措的。但这里一定要注意精确，否则以后出现安装问题麻烦可就大了。还有就是拐角地方最好用圆弧，一方面可以避免尖角划伤工人，同时又可以减轻应力作用。以前我的一个产品老是在运输过程中有个别机器出现面壳ＰＣＢ板断裂的情况，改用圆弧后就好了。 ２、元件和网络的引入 把元件和网络引人画好的边框中应该很简单，但是这里往往会出问题，一定要细心地按提示的错误逐个解决，不然后面要费更大的力气。这里的问题一般来说有以下一些：元件的封装形式找不到，元件网络问题，有未使用的元件或管脚，对照提示这些问题可以很快搞定的。 ３、元件的布局 元件的布局与走线对产品的寿命、稳定性、电磁兼容都有很大的影响，是应该特别注意的地方。一般来说应该有以下一些原则： ３．ｌ放置顺序 先放置与结构有关的固定位置的元器件，如电源插座、指示灯、开关、连接件之类，这些器件放置好后用软件的ＬＯＣＫ功能将其锁定，使之以后不会被误移动。再放置线路上的特殊元件和大的元器件，如发热元件、变压器、IC等。最后放置小器件。 ３．２注意散热

圆的面积微课说课稿 优质 参赛

圆的面积说课稿 尊敬的各位领导、评委、老师们，大家好! 微课《圆的面积的推导》是人教版六年级数学上册第五单元第三课时的内容，是在学生学过了圆各部分名称、圆周长的计算以及对平行四边形、三角形等平面图形面积公式的推导的基础上进行的。学生初步接触研究曲线图形的两种基本方法——“化曲为直”、“化圆为方”，感受曲线图形与直线图形的内在联系，渗透转化思想和极限思想，为后续学习圆柱、圆锥的表面积及体积打下基础。 圆的面积这节课以小组合作，动手实践，探索发现为主，但部分孩子的空间想象力和化归能力较弱，为了更好的演示推导过程，变抽象为形象，辅助孩子们理解“化曲为直”“化圆为方”方法这个难点，突破圆的面积的推导过程这个重点，我用几何画板完成了圆转化成长方形的拼接演示，借助多媒体演示和几何画板演示，制作了本节微课。 这节微课预期达到如下效果: 1、通过观看微课演示，帮助学生经历和体验圆的

面积公式推导过程； 2、体会“化曲为直”方法，初步感受极限思想。 基于以上目标，根据学生的认知规律，将学习重难点确定如下： 学习重点：经历圆的面积公式的推导过程 学习难点：在圆的面积公式推导过程中，学生对“化曲为直”和“化圆为方”的理解。 本微课的创新:通过“几何画板”的操作，让学生经历和体验圆的面积公式推导过程 环节设计：采用“转化”的数学思想，引导学生把圆转化成已学过的图形来计算面积，在引导学生推导圆面积的计算公式时，采用实验的办法，先把圆16等分，拼成一个近似的平行四边形，再把圆32等分，拼成一个近似长方形。使学生看到分割的份数越多，拼成的图形就越接近于长方形。当等分的份数达到无限，即把圆平均分成无数份时，拼成的图形就是长方形。然后分析拼成的长方形的长、宽与圆的周长、半径之间的关系，由长方形的面积计算公式推导出圆的面积计算公式s=πr2。

画pcb的注意事项

PCB设计基础教程目录 1.高速PCB设计指南之一 2.高速PCB设计指南之二 3.PCB Layout指南(上) 4.PCB Layout指南(下) 5.PCB设计的一般原则 6.PCB设计基础知识 7.PCB设计基本概念 8.pcb设计注意事项 9.PCB设计几点体会 10.PCB LAYOUT技术大全 11.PCB和电子产品设计 12.PCB电路版图设计的常见问题 13.PCB设计中格点的设置 14.新手设计PCB注意事项 15.怎样做一块好的PCB板 16.射频电路PCB设计 17.设计技巧整理 18.用PROTEL99制作印刷电路版的基本流程 19.用PROTEL99SE 布线的基本流程 20.蛇形走线有什么作用 21.封装小知识 22.典型的焊盘直径和最大导线宽度的关系

23.新手上路认识PCB 24.新手上路认识PCB<二> 高速PCB设计指南之一 高速PCB设计指南之一 第一篇 PCB布线 在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的，在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前，可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行，以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 自动布线的布通率，依赖于良好的布局，布线规则可以预先设定，包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通，然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。并试着重新再布线，以改进总体效果。 对目前高密度的PCB设计已感觉到贯通孔不太适应了，它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用，还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会，才能得到其中的真谛。 1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述： （1）、众所周知的是在电源、地线之间加上去耦电容。 （2）、尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) （3）、用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2 数字电路与模拟电路的共地处理

圆的面积教学设计 案例

“圆的面积”教学案例 丰润区火石营镇黄昏峪小学高明军 教材分析： “圆的面积”它是在学生初步认识了圆，学习了圆的周长，以及学过几种常见直线几何图形面积的基础上进行教学的。学生从学习直线图形的面积，到学习曲线图形的面积，不论是内容本身还是研究方法，都是一次质的飞跃。学生掌握了圆面积的计算，不仅能解决简单的实际问题，也为以后学习圆柱、圆锥的知识打下基础。 学情分析： 学生已学过长方形、正方形、三角形、平行四边形等图形的面积，知道利用剪、拼、移的方法研究图形间的关系，从而推导出公式。但是像圆这样的曲线图形的面积计算，学生还是第一次接触。接受起来会有一定的难度。所以本节课应处理好曲线平面图形和直线平面图形之间的关系。把曲线平面图形转化成直线平面图形，推导圆的面积计算公式。 知识与技能目标： 了解圆面积的含义，理解和掌握圆面积的计算公式。并能运用公式解决一些简单的实际问题。 过程与方法目标： 通过动手操作、自主探索、合作交流的学习方式，让学生经历圆的面积计算公式的推导过程，体会“化圆为方”的转化方法。 情感态度与价值观目标： 培养学生运用转化思想解决问题的意识和能力，培养学生合作交流能力，品尝成功的喜悦。 教学重点：掌握圆的面积计算公式，能够正确的计算圆的面积。 教学难点:理解把圆转化为长方形推导出圆的面积的计算公式的过程。 教具准备: 课件（ppt课件插入几何画板“割圆为方”） 教学过程： 一、创设情境，导入新课（课件出示：马儿的困惑） 1.马儿的困惑：“我”被主人用一根2米长的绳子拴在了这棵小树上，你知道我走一圈的路程是多少吗？（圆的周长）“我”能吃到最大的草地面积是多少？ 2.同时引导发问：

画PCB注意事项

1 电源、地线的处理 既使在整个PCB板中的布线完成得都很好，但由于电源、地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电源、地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。 对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因，现只对降低式抑制噪音作以表述： 众所周知的是在电源、地线之间加上去耦电容。 尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm 对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用) 用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。 2、数字电路与模拟电路的共地处理 现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 3、信号线布在电（地）层上 在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。 4、大面积导体中连接腿的处理 在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。 5、布线中网络系统的作用 在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。 标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。 6、设计规则检查（DRC） 布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面： 线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。

PCB画板心得及画板注意事项

电路板设计规则 在PCB 设计中，布线是完成产品设计的重要步骤，PCB 布线有单面布线、双面布线和多层布线。为了避免输入端与输出端的边线相邻平行而产生反射干扰和两相邻布线层互相平行产生寄生耦合等干扰而影响线路的稳定性，甚至在干扰严重时造成电路板根本无法工作，在PCB 布线工艺设计中一般考虑以下方面： 1 ．考虑PCB 尺寸大小 PCB 尺寸过大时，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；尺寸过小，则散热不好，且邻近线条易受干扰。应根据具体电路需要确定PCB 尺寸。 2 ．确定特殊组件的位置 确定特殊组件的位置是PCB 布线工艺的一个重要方面，特殊组件的布局应主要注意以下方面： ● 尽可能缩短高频元器件之间的联机，设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互离得太近，输入和输出组件应尽量远离。 ● 某些元器件或导线之间可能有较高的电位差，应加大它们之间的距离，以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方。 ● 重量超过15g 的元器件、应当用支架加以固定，然后焊

接。那些又大又重、发热量多的元器件，不宜装在印制板上，而应装在整机的机箱底板上，且应考虑散热问题。热敏组件应远离发热组件。 ● 对于电位器、可调电感线圈、可变电容器、微动开关等可调组件的布局应考虑整机的结构要求。若是机内调节，应放在印制板上便于调节的地方；若是机外调节，其位置要与调节旋钮在机箱面板上的位置相适应。应留出印制板定位孔及固定支架所占用的位置。 3 ．布局方式 采用交互式布局和自动布局相结合的布局方式。布局的方式有两种：自动布局及交互式布局，在自动布线之前，可以用交互式预先对要求比较严格的线进行布局，完成对特殊组件的布局以后，对全部组件进行布局，主要遵循以下原则： ● 按照电路的流程安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持一致的方向。 ● 以每个功能电路的核心组件为中心，围绕它来进行布局。元器件应均匀、整齐、紧凑地排列在PCB 上。尽量减少和缩短各元器件之间的引线和连接。 ● 在高频下工作的电路，要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列。这样，不但美观，而且装焊容易，易于批量生产。 ● 位于电路板边缘的元器件，离电路板边缘一般不小于

PCB设计中的注意事项

PCB设计中的注意事项 作为一个电子工程师设计电路是一项 必备的硬功夫，但是原理设计再完美，如果电路板设计不合理性能将大打折扣，严重时甚至不能正常工作。根据我的经验，我总结出以下一些ＰＣＢ设计中应该注意的地方，希望能对您有所启示。 不管用什么软件，ＰＣＢ设计有个大致的程序，按顺序来会省时省力，因此我将按制作流程来介绍一下。 原理图设计是前期准备工作，经常见到初学者为了省事直接就去画ＰＣＢ板了，这样将得不偿失，对简单的板子，如果熟练流程，不妨可以跳过。但是对于初学者一定要按流程来，这样一方面可以养成良好的习惯，另一方面对复杂的电路也只有这样才能避免 出错。 在画原理图时，层次设计时要注意各个文件最后要连接为一个整体，这同样对以后的工作有重要意义。由于，软件的差别有些软件

会出现看似相连实际未连的情况。如果不用相关检测工具检测，万一出了问题，等板子做好了才发现就晚了。因此一再强调按顺序来做的重要性，希望引起大家的注意。 原理图是根据设计的项目来的，只要电性连接正确没什么好说的。下面我们重点讨论一下具体的制板程序中的问题。 ｌ、制作物理边框 封闭的物理边框对以后的元件布局、走线来说是个基本平台，也对自动布局起着约束作用，否则，从原理图过来的元件会不知所措的。但这里一定要注意精确，否则以后出现安装问题麻烦可就大了。还有就是拐角地方最好用圆弧，一方面可以避免尖角划伤工人，同时又可以减轻应力作用。以前我的一个产品老是在运输过程中有个别机器出现面壳ＰＣＢ板断裂的情况，改用圆弧后就好了。 ２、元件和网络的引入 把元件和网络引人画好的边框中应该很简单，但是这里往往会出问题，一定要细心地按提示的错误逐个解决，不然后面要费更大

六年级数学：《圆的面积》说课稿(实用文本)

( 数学教案 ) 学校：_________________________ 年级：_________________________ 教师：_________________________ 教案设计 / 精品文档 / 文字可改 六年级数学：《圆的面积》说课 稿(实用文本) Mathematics is a tool subject, it is the basis for learning other subjects, and it is also a subject that improves people's judgment, analysis, and comprehension abilities.

六年级数学：《圆的面积》说课稿(实用文 本) 一、说教材： 圆是曲线平面图形。《圆》这部分内容是在学生学过了一些常见平面图形的认识，有关平面图形的周长和面积以及在低年级直观认识圆的基础上教学的。学生从学习直线图形的知识，到学习曲线图形的知识，不论是内容本身，还是研究问题的方法，都有所变化。教材通过对圆的研究，使学生初步认识到研究曲线图形的基本方法。同时也渗透了曲线图形和直线图形的关系。这样不仅扩展了学生的知识面，而且从空间观念方面来说，进入了一个新的领域。因此，通过对圆的有关知识的学习，不仅加深学生对周围事物的理解，提高解决实际简单问题的能力，也为以后学习圆柱、圆锥等知识打好

基础。 《圆的面积》是在学生学过了圆各部分名称的认识、圆周长的计算和对平行四边形、三角形、梯形等平面图形面积公式的推导的基础上教学的。圆面积公式的推导本节课的重点和难点。在学生经过推导得出圆的面积计算公式后，就要求他们能利用面积计算公式来计算有关的题目，解决一些简单的实际问题。 教材的组织处理：教材首先提出了圆的面积概念，接着让学生尝试运用以前曾多次采用过的“转化”的数学思想，把圆转化成已学过的图形来计算面积，引导学生推导圆面积的计算公式，再一次让学生熟悉运用“转化”这种数学思想方法来解决较复杂的问题的策略。在引导学生推导圆面积的计算公式时，教材采用实验的办法，先把圆16等分，拼成一个近似的平行四边形，再把圆32等分，拼成一个近似长方形。使学生看到分割的份数越多，拼成的图形就越接近于长方形。当等分的份数达到无限，即把圆平均分成无数份时，拼成的图形就是长方形。然后分析拼成的长方形的长、宽与圆的周长、半径之间的关系，由长方形的面积计算公式推导出圆的面积计

电源PCB设计注意事项及经验

我的ＰＣＢ设计经验 ------------------------------------------------------------------------------ 作为一个电子工程师设计电路是一项必备的硬功夫，但是原理设计再完美，如果电路板设计不合理性能将大打折扣，严重时甚至不能正常工作。根据我的经验，我总结出以下一些ＰＣＢ设计中应该注意的地方，希望能对您有所启示。 不管用什么软件，ＰＣＢ设计有个大致的程序，按顺序来会省时省力，因此我将按制作流程来介绍一下。（由于ｐｒｏｔｅｌ界面风格与ｗｉｎｄｏｗｓ视窗接近，操作习惯也相近，且有强大的仿真功能，使用的人比较多，将以此软件作说明。） 原理图设计是前期准备工作，经常见到初学者为了省事直接就去画ＰＣＢ板了，这样将得不偿失，对简单的板子，如果熟练流程，不妨可以跳过。但是对于初学者一定要按流程来，这样一方面可以养成良好的习惯，另一方面对复杂的电路也只有这样才能避免出错。 在画原理图时，层次设计时要注意各个文件最后要连接为一个整体，这同样对以后的工作有重要意义。由于，软件的差别有些软件会出现看似相连实际未连（电气性能上）的情况。如果不用相关检测工具检测，万一出了问题，等板子做好了才发现就晚了。因此一再强调按顺序来做的重要性，希望引起大家的注意。 原理图是根据设计的项目来的，只要电性连接正确没什么好说的。下面我们重点讨论一下具体的制板程序中的问题。 1．制作物理边框 封闭的物理边框对以后的元件布局、走线来说是个基本平台，也对自动布局起着约束作用，否则，从原理图过来的元件会不知所措的。但这里一定要注意精确，否则以后出现安装问题麻烦可就大了。还有就是拐角地方最好用圆弧，一方面可以避免尖角划伤工人，同时又可以减轻应力作用。以前我的一个产品老是在运输过程中有个别机器出现面壳ＰＣＢ板断裂的情况，改用圆弧后就好了。 2．元件和网络的引入 把元件和网络引人画好的边框中应该很简单，但是这里往往会出问题，一定要细心地按提示的错误逐个解决，不然后面要费更大的力气。这里的问题一般来说有以下一些： 元件的封装形式找不到，元件网络问题，有未使用的元件或管脚，对照提示这些问题可以很快搞定的。 3．元件的布局 元件的布局与走线对产品的寿命、稳定性、电磁兼容都有很大的影响，是应该特别注意的地方。一般来说应该有以下一些原则：

圆环的面积拓展练习优秀教案

《圆环的面积拓展练习》课教学设计 教学目标 1.在题组练习中理解转化思想，学会替换、平移和旋转求圆环面积的方法； 2.在问题解决中巩固圆环面积的计算公式，并灵活解决实际问题。 3.在交流分享中积累学习经验，学会赞赏、吸纳、包容他人。 教学重点 应用替换、平移、旋转等方法求圆环面积。 教学难点 体会形变而积不变的规律。 教学过程 一、游戏活动，激发兴趣。 师：下面我们一起来做个游戏，游戏的名称是《测试你的聪明程度》，因为来自前你们班的老师就介绍说我们班的同学特别聪明，我想想知道是真的吗？请看下面的几幅图，游戏规则：1.观察时间30S；2.发现5个圆为一般聪明；3.发现6个圆为聪明；4.发现7个圆为比较聪明；5.发现8个圆及以上为特别聪明；做好准备，开始！（用几何画板展示）。 师：找到圆的举手，找到8个圆及以上的同学举手，分别进行统计。 二、复习旧知，回忆方法。 1.找特征。 师：再找一找黑板上有几个圆？呵呵，都很聪明，会观察！（用几何画板展示两个位置和大小不同的圆）。 师：这两个圆的大小、位置都不同，这是原来学过的内容，圆的位置和大小分别由什么决定？ 2.算面积。 师：下面老师给出相关性信息（大圆半径4cm，小圆半径2cm），请你算一算这两个圆的面积。

（学生口算或在草稿本上计算后回答。） 生1：S 大圆=3.14×42=50.24cm 2；S 小圆=3.14×22=12.56cm 2。 师：旧知掌握不错。谁来说一说圆的面积计算公式是怎么的？（圆的面积公式2πr =S ）。 师：有同学突发奇想把大圆剪掉了一半，你能帮他求出剩余部分的面积吗？ 师：半圆的面积是多少？ 生：50.24÷2=25.12，12.56÷2=6.28 三、体会思想，寻找方法。 1.研究直接求同心圆环面积的方法。 (1)探究活动。 师：现在老师要把两个圆的圆心重合在一起（用几何画板演示）。 师：你认为会得到什么图形呢？ 生：我认为是圆环。 师：是圆环吗？请看老师演示。（老师演示） 师：那你能计算出圆环的面积吗？ 学生展示（口述、投影）自己的计算过程。 生1：我的思路是... 生2：我认为还可以... 师：大家都说的很好，可以直接用22πr -πR 或者)r -π(R 22的方法计算圆环的面积，你认为除了这两种常用的方法以外，还有没有其他方法呢？ 生：有（没有）。如果学生回答有，就让学接着说，其余学生补充，提出自己的疑问供大家讨论；如果学生回答没有，老师展示把圆环平均分成32份后拼成一个长方形，给出长方形的长，宽与圆环的关系，学生找出第三种计算圆环面 积的方法环宽）（小大环×÷+= 2C C S ，利用这种方法计算出该圆环的面积。 (2)梳理总结。 当我们知道大小圆的半径时，我们用22πr -πR 或)r -π(R 22可以求出圆环的面 积。当我们知道内外圆周长和环宽的时候，就可以用环宽）（小大环×÷+= 2C C S 就

画PCB时应该注意事项

画PCB时应该注意事项 去耦电容不是一般称的滤波电容,滤波电容指电源系统用的,去藕电容则是分布在器件附近或子电路处主要用于对付器件自身或外源性噪声的特殊滤波电容,故有特称——去耦电容,去耦指“去除(噪声)耦合”之意. 1、去耦电容的一般配置原则 ● 电源输入端跨接一个10~100uF的电解电容器,如果印制电路板的位置允许,采用100uF以上的电解电容器的抗干扰效果会更好. ● 为每个集成电路芯片配置一个0.01uF的陶瓷电容器.如遇到印制电路板空间小而装不下时,可每4~10个芯片配置一个1~10uF钽电解电容器,这种器件的高频阻抗特别小,在500kHz~20MHz范围内阻抗小于1Ω,而且漏电流很小(0.5uA以下). ● 对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件,应在芯片的电源线(Vcc)和地线(GND)间直接接入去耦电容. ● 去耦电容的引线不能过长,特别是高频旁路电容不能带引线. ● 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电,必须RC 电路来吸收放电电流.一般R 取1 ~ 2K,C取2.2 ~ 47UF. ● CMOS的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正电源. ● 设计时应确定使用高频低频中频三种去耦电容,中频与低频去耦电容可根据器件与PCB功耗决定,可分别选47-1000uF和470-3300uF;高频电容计算为: C=P/V*V*F. ● 每个集成电路一个去耦电容.每个电解电容边上都要加一个小的高频旁路电容. ● 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容.使用管状电时,外壳要接地. 由于大部分能量的交换也是主要集中于器件的电源和地引脚,而这些引脚又是独立的直接和地电平面相连接的.这样,电压的波动实际上主要是由于电流的不合理分布引起.但电流的分布不合理主要是由于大量的过孔和隔离带造成的.这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上. 为减小集成电路芯片电源上的电压瞬时过冲,应该为集成电路芯片添加去耦电容.这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射. 当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时,其平滑毛刺的效果最好.这就是为什么有一些器件插座上带有去耦电容,而有的器件要求去耦电容距器件的距离要足够的小. 2、配置电容的经验值 好的高频去耦电容可以去除高到1GHZ的高频成份.陶瓷片电容或多层陶瓷电容的高频特性较好.设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容. 去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声. 数字电路中典型的去耦电容为0.1uF的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用. 1uF,10uF电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些.在电源进入印刷板的地方放一个1uF或10uF的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容. 每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uF.最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使