TEC-XP+硬布线控制器的设计和实现(北京石油化工学院)

课程设计

项目名称：TEC-XP+硬布线控制器的设计和实现课程名称：计算机组成原理课程设计

班级：计G191第二组

姓名：王XX2019322111

丁 XX2019322111

邵XX20193220111

教师：马莉魏战红

信息工程学院计算机系

一、设计目的

1、理解计算机硬布线控制器功能和组成。

2、理解计算机各类典型指令的执行流程。

3、学习组合逻辑控制器的设计过程、实现方法和相关技术。

二、设计内容

自行设计三条扩展指令，设计能够实现TEC-XP+组合逻辑控制器基本指令和扩展指令的ABEL语言的程序，对其进行能够编译，并将.jed类型的结果文件下载到CPLD芯片，编写扩展指令的测试程序，测试扩展指令的功能。

三、设计步骤

1.设计本组的扩展指令的指令功能、指令格式、指令编码；

2.分析每条指令执行步骤并设计每一步的执行功能，画出每条指令执行流程框图；

3.设计每条指令各步骤的控制信号，填写扩展指令的控制信号真值表，有意识地体会这些信号的控制作用；

4.将扩展指令的控制信号真值表添加到基本指令的ABEL语言的程序，对其进行编译，并将.jed类型的结果文件下载到MACH芯片，之后运行TEC-XP+系统；

5.设计扩展指令的测试程序，通过运行测试程序检查执行结果的正确性，来初步判断设计是否正确；如果有问题，查出错误并改正，继续调试，直到完全正确。

6.扩展指令汇总参考附录二

四、扩展指令程序

1.SBB

（1）

功能：带入CF进行减运算

指令汇编语句：SBB DR,SR

指令完整格式：01101100 DRSR （2）节拍图

图１－１

（3）SBB控制器控制信号信息设计

表１－１（4）SBB 控制信号的真值表：

表１－２(程序实现见附录三)（5）程序流程图： 图１－２

（6）测试程序： ①有借位：

MVRD R0,0001 MVRD R1,0002 SUB R0,R1

SBB R0,R1

RET

②无借位：

MVRD R0,0002

MVRD R1,0001

SUB R0,R1

SBB R0,R1

RET

(7)测试过程:

①有借位:给R0，R1赋值1,2，借用普通减法赋给R0新值(R0-R1→R0)，产生借位，此处C为1，结果为FFFC则正确

②无借位:给R0，R1赋值2,1，借用普通减法赋给R0新值(R0-R1→R0)，不产生借位，此处C为0，结果为0000则正确

2.JRNS

（1）功能：S=0时跳转到ADR，ADR=原PC值+offset 指令汇编语句：JRNS ADR

指令完整格式：01100101 OFFSET

（2）节拍图

图２－１

（3）JRNS控制器控制信号信息设计

表２－１

（4）JRNS控制信号的真值表：

表２－２（程序实现见附录三）（5）程序流程图：

图２－２

（6）测试程序：

①无跳转

ＭＶＲＤＲ０，１００１ＭＶＲＤＲ１，０００１ＳＵＢＲ０，Ｒ１

ＪＲＮＳ

ＭＶＲＤＲ２，００００ＲＥＴ

ＭＶＲＤＲ２，０００１ＲＥＴ

②有跳转

ＭＶＲＤＲ０，０００１ＭＶＲＤＲ１，１００１ＳＵＢＲ０，Ｒ１

ＪＲＮＳ

ＭＶＲＤＲ２，００００ＲＥＴ

ＭＶＲＤＲ２，０００１ＲＥＴ

（7）测试过程

①有跳转：S=0结果为正，跳转。R0赋值１００１，R1赋值０００１，R0-R1结果为正，R2为１１１１则正确

②无跳转：S=1结果为负，不跳转：R0赋值０００１，R1赋值1００１，R0-R1结果为负，R2不跳转，值仍为００００则正确

3.LDRA

（1）功能：DR<-[ADR]，从内存地址是ADR的内存单元中读数到DR 中

指令汇编语句：LDRA DR，[ADR]

指令完整格式：11100100 DR0000 ADR （2）节拍图

图３－１

（

3）程序流程图：

（4）LDRA控制信号的真值表：

（5）LDRA真值表信息

节拍0110

节拍0111

节拍0101

（6）测试程序：

（7）程序分析

使用G命令查看R0原值，运用扩展指令将３２位操作数写入两个内存单元，并把ADR内存单元的内容读到R０中，再用G命令查看R０的值，若R０的值与写入的值相符，则测试通过。

五、遇到的问题及解决方案

（1）在设计SBB指令中将借位理解成个位的减数>被减数才产生借位，通过老师的指导与程序的测试，正确理解借位是在减数>被减数的情况下根据前一式是否借位判断c为0或1

（2）在JRNS中，混淆了S=0与S=1所表示正负及跳转关系，通过与同学探讨，正确理解运算为正即S=0时产生跳转

（3）在LDRA中，不理解指令要执行的功能，通过老师的讲解，了解LDRA正确的功能实现及原理，在这个指令中花费较多时间，熟悉寻址方式，理解了内存单元地址的内容写到寄存器中过程，完成程序测试。

六、实验总结

通过此次TEC-XP+硬布线控制器的设计实验，我们从29条基本指令入手了解各控制信号的作用及功能，并且对计算机硬布线控制器的功能与组成以及逻辑控制器的设计实现方法有一个较为全面的理解，以此设计出我们的三条扩展指令，SBB、JRNS及LDRA并写入了TEC-XP+系统，成功实现了扩展指令的全部功能。在SBB中学习到借位减法的原理，根据前一个式子判断出借位的取值加以计算；在JRNS中通过判断数值加减的正负确定是否跳转；在LDRA中采用立即数寻址方式将内存单元地址的内容写到寄存器中。虽然实验过程中我们遇到很多问题，并且在第三条指令设计过程中用了很长时间，但是通过查阅设计任务书，浏览互联网资料以及询问同学逐一地解决了遇到的问题。在此次实验中，我们将从书本上学到的知识运用到实验中，而并不是只了解理论，通过实验与自己动手转化为自己真正掌握的知识，这对我们以后对于计算机的学习与工作有很好的锻炼并且打下了夯实的基础，并且收获很多进步很大。最后感谢老师的悉心指导与帮助，耐心的协助我们完成此次设计，不然我们很难完成本次计算机组成原理

TEC-XP+硬布线控制器的设计和实现设计。附录一、29条基本指令汇总

注：①表中CZVS一列，* 表示对应的状态位在该指令执行后会被重置；

·表示对应状态位在该指令执行后不会被修改。

②运算器芯片中有16个通用寄存器(累加器)R0~R15，其中：R4 用作16位的堆栈指

针SP； R5 用作16位的程序计数器PC；其余寄存器用作通用寄存器，即多数双

操作数指令和单操作数指令中的DR、

附录二、扩展指令汇总

注：①表中CZVS一列，* 表示对应的状态位在该指令执行后会被重置；

·表示对应状态位在该指令执行后不会被修改。

②扩展指令的功能、格式、操作码和操作数地址字段的确定，留给同学自己设计。表

中给出的只是可能的一种选择，但同学们一定要认识到，这里的基本指令和扩展指令共同构成教学计算机的完整的指令系统，彼此需要协调，至少不能有冲突。

附录三：ABEL程序

MODULE mach4000

TITLE 'mach4000'

"a1_tec-xp_zh_all.abl, 备份为 a1_tec-xp_zh_all_bak.abl DECLARATIONS

RESET,CK pin 151,66; "系统复位和时钟信号

HndIns,Link,Bit8,MACH pin 5,18,156,104; "５个功能选择开关 C_M,,150

IRH_ce,IRL_ce, AR_oe pin 103,73,77; "IR的接收使能，AR的输出使能STRtoIB,ALUtoIB pin 12,161; "用于3组244芯片的输出使能信号SWHtoIB,SWLtoIB,IRLtoIB pin 21,106,102; "用于3片244芯片的输出使能符号OMIOH,OMIOL pin 111,52; "用于2片245芯片的MIO信号

RAM15,RAM0 pin 81, 7; "RAM7,60,

Q15,Q0 pin 100,6; "Q7,61,

C,Z,S pin 10,11,17; "Flag的 3位标志信息

F3,Cy,Cn,Ov pin 27,165,53,25; "ALU 的 4位标志信息

"控制运算器的 23位信号

I8..I0 pin 54,57,51,75,74,76,62,59,58 istype 'COM';

A3..A0,B3..B0 pin 47,48,49,50,72,71,70,63 istype 'COM';

SST2..SST0,SHCI2..SHCI0 pin 20,39,24,36,26,37 istype 'COM';

"DC2选择执行接收的寄存器, DC1选择送IB的信息来源DC22..DC20,DC12..DC10 pin 28,34,35,32,33,30 istype 'COM'; "三八译码器

_MIO,REQ,_WE pin 93,87,86 istype 'COM'; " 控制内存/串口的3位信号

IR15..IR8 pin 175,173,174,172,171,170,168,163; "指令寄存器

IR7..IR0 pin 16,14,142,145,146,147,148,149;

T3,T2,T1,T0 pin 152,158,160,64 istype 'REG,KEEP'; "节拍发生器ARHclk,ARLclk,IRclk pin 80,105,68; " 触发器电路的时钟信号

GARH,GARL node istype 'COM'; " 地址寄存器的接收控制

A_3..A_0, B_3..B_0,I_7 node istype 'COM'; " 中间信号

sig31..sig25,sig23..sig20,sig11..sig0 node istype 'COM,keep';

x=.X.; z=.Z.; T=[T3..T0]; " 说明常量和集合

IR=[IR15..IR8]; DC1=[DC12..DC10]; DC2=[DC22..DC20];

all=[_MIO,REQ,_WE,SHCI2..SHCI0,I8..I0,SST2..SST0, "CU输出的32位信号

A3..A0, B3..B0, DC22..DC20, DC12..DC10]; "需要有输出使能控制

EQUATIONS

"六个功能选择开关的控制作用,C_M=1;

!SWHtoIB=HndIns&!_MIO&_WE # !Link # (DC1==[1,0,1]);"数据开关送DB高位

!SWLtoIB=HndIns&!_MIO&_WE # !Link; "数据开关送DB低位

OMIOH =!Link # HndIns # _MIO # MACH; "控制2片245芯片,使IB和DB断开连接OMIOL =!Link # HndIns # _MIO # MACH; "脱机,手拨指令,_MIO=1,运行FPGA

all.oe=Link; "脱机运算器实验时, MACH的32位输出为高阻态

"选择总线IB的信息来源

!ALUtoIB = DC10&!DC11&!DC12; "ALU结果送IB DC1译码器

!IRLtoIB =!DC10& DC11&!DC12; "IRL及符号扩展送IB

!STRtoIB = DC10& DC11&!DC12; "状态信息送IB(C,Z,V,S,P1,P0,0,0)

"!SIGN8toIB=!DC10&!DC11& DC12;

"专用寄存器的接收控制

!IRL_ce = DC20&!DC21&!DC22; "IR接收输入 DC2译码器

!IRH_ce =(DC20&!DC21&!DC22)&!Bit8;

!GARL = DC20& DC21&!DC22; "AR接收输入

!GARH =(DC20& DC21&!DC22)&!Bit8 #

(!DC20& DC21&!DC22)& Bit8;

[ARLclk,ARHclk]=!GARH&IRclk&!Bit8; "AR的时钟信号（AR的接收使能信号）

AR_oe=MACH; "AR输出的三态控制

Cn = !SHCI2&!SHCI1& SHCI0 # "运算器的最低位进位输入信号

!SHCI2& SHCI1&!SHCI0&C;

Q15.OE=!I7; Q0.OE = I7; "Q寄存器移位的输出使能

Q0 = SHCI2& SHCI1&!SHCI0&!F3;

Q15 = (SHCI2& SHCI1&!SHCI0& RAM0 #

SHCI2& SHCI1& SHCI0& RAM0)&!Bit8;

RAM0= SHCI2&!SHCI1& SHCI0&C; "左移时最低位输入信号

RAM15=(SHCI2&!SHCI1& SHCI0&C # "右移时最高位输入信号

SHCI2& SHCI1&!SHCI0&Cy #

SHCI2& SHCI1& SHCI0& F3&!Ov #

SHCI2& SHCI1& SHCI0&!F3& Ov)&!Bit8;

RAM15.OE=!I7; RAM0.OE = I7; "通用寄存器移位的输出使能

[A3..A0]=A_3&[IR3..IR0] # !A_3&[A_3..A_0]; "寄存器编号变换并输出

[B3..B0]=B_3&[IR7..IR4] # !B_3&[B_3..B_0];

I7 =([T3..T0]==[0,0,1,1])& "得到6条条件转移指令的转移条件并输出

( ([IR15..IR8]==[0,1,0,0,0,1,0,0])& C # "I7=1:目标地址写入PC,转移执行 ([IR15..IR8]==[0,1,0,0,0,1,0,1])&!C # "I7=0:目标地址不送PC,顺序执行 ([IR15..IR8]==[0,1,0,0,0,1,1,0])& Z #

([IR15..IR8]==[0,1,0,0,0,1,1,1])&!Z #

([IR15..IR8]==[0,1,1,0,0,1,0,0])& S #

([IR15..IR8]==[0,1,1,0,0,1,0,1])&!S ) # I_7;

[_MIO,REQ,_WE,I2..I0,I8,I6..I3] = [sig31..sig25,sig23..sig20]; "输出控制信号[SST2..SST0,SHCI2..SHCI0,DC22..DC20,DC12..DC10]=[sig11..sig0];

when RESET then T:=[1,0,0,0]; else "节拍发生器电路

{ when (T==[1,0,0,0]) then T:=[0,0,0,0]; "RESET后，进入取指周期1

when (T==[0,0,0,0]) then T:=[0,0,1,0]; "再之后，进入取指周期2

when (T==[0,0,1,0])&!IR15 then T:=[0,0,1,1]; "取指之后，是A组指令进入执行周期

when (T==[0,0,1,0])& IR15 then T:=[0,1,1,0]; "非A组指令进入存储周期1_1，之后，

when (T==[0,1,1,0])& IR15&!IR13 then T:=[0,1,0,0]; "是B、D 组指令进入存储周期1_2

when (T==[0,1,1,0])& IR15& IR13 then T:=[0,1,1,1]; "是C组指令进入进入存储周期2_1

when (T==[0,1,0,0])& IR15& IR14 then T:=[0,1,1,1]; "周期1_2后,是D组指令进入周期2_1

when (T==[0,1,1,1]) then T:=[0,1,0,1]; "存储周期2_1后，进入存储周期2_2

} T.CLK=CK; "一条指令结束后,返回到取指周期1

TRUTH_TABLE

" 节拍码指令操作码用于整机系统各部件的32位的控制信号

" 用于30条基本指令的控制信号

" T3~T0 IR15~IR8 M_R_W I2~I0 I8~I6 I5~I3 B3~B0 A3~A0 SST SHCi DC2 DC1

([T3..T0,IR15..IR8]-> [sig31..sig25,I_7,sig23..sig20,B_3..B_0,A_3..A_0,sig11..sig0])

[1,0,0,0, x,x,x,x,x,x,x,x]->[1,0,0, 0,0,1, 0,1,1, 0,0,1, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,1, 1,1,1, 0,0,0]; "0→PC, DI#=0

[0,0,0,0, x,x,x,x,x,x,x,x]->[1,0,0, 0,1,1, 0,1,0, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,1, 0,1,1, 0,0,0]; "PC→AR,PC+1→PC

[0,0,1,0, x,x,x,x,x,x,x,x]->[0,0,1, 0,0,0, 0,0,1, 0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,1, 0,0,0]; "MEM→IR

[0,0,1,1, 0,0,0,0,0,0,0,0]->[1,0,0, 0,0,1, 0,1,1, 0,0,0, 1,0,0,0, 1,0,0,0, 0,0,1, 0,0,0, 0,0,0, 0,0,0]; "ADD DR+SR→DR

[0,0,1,1, 0,0,0,0,0,0,0,1]->[1,0,0, 0,0,1, 0,1,1, 0,0,1, 1,0,0,0, 1,0,0,0, 0,0,1, 0,0,1, 0,0,0, 0,0,0]; "SUB DR-SR→DR

[0,0,1,1, 0,0,0,0,0,0,1,1]->[1,0,0, 0,0,1, 0,0,1, 0,0,1, 1,0,0,0, 1,0,0,0, 0,0,1, 0,0,1, 0,0,0, 0,0,0]; "CMP DR-SR

[0,0,1,1, 0,0,0,0,0,0,1,0]->[1,0,0, 0,0,1, 0,1,1, 1,0,0, 1,0,0,0, 1,0,0,0, 0,0,1, 0,0,0, 0,0,0, 0,0,0]; "AND DR and SR→DR

[0,0,1,1, 0,0,0,0,0,1,0,1]->[1,0,0, 0,0,1, 0,0,1, 1,0,0, 1,0,0,0, 1,0,0,0, 0,0,1, 0,0,0, 0,0,0, 0,0,0]; "TEST DR and SR

[0,0,1,1, 0,0,0,0,0,1,0,0]->[1,0,0, 0,0,1, 0,1,1, 1,1,0, 1,0,0,0, 1,0,0,0, 0,0,1, 0,0,0, 0,0,0, 0,0,0]; "XOR DR xor SR→DR

[0,0,1,1, 0,0,0,0,0,1,1,0]->[1,0,0, 0,0,1, 0,1,1, 0,1,1, 1,0,0,0, 1,0,0,0, 0,0,1, 0,0,0, 0,0,0, 0,0,0]; "OR DR or SR→DR

[0,0,1,1, 0,0,0,0,0,1,1,1]->[1,0,0, 1,0,0, 0,1,1, 0,0,0, 1,0,0,0, 1,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "MVRR SR→DR

[0,0,1,1, 0,0,0,0,1,0,0,0]->[1,0,0, 0,1,1, 0,1,1, 0,0,1, 1,0,0,0, 0,0,0,0, 0,0,1, 0,0,0, 0,0,0, 0,0,0]; "DEC DR-1→DR

[0,0,1,1, 0,0,0,0,1,0,0,1]->[1,0,0, 0,1,1, 0,1,1, 0,0,0, 1,0,0,0, 0,0,0,0, 0,0,1, 0,0,1, 0,0,0, 0,0,0]; "INC DR+1→DR

[0,0,1,1, 0,0,0,0,1,0,1,0]->[1,0,0, 0,1,1, 1,1,1, 0,0,0, 1,0,0,0, 0,0,0,0, 1,1,0, 1,0,0, 0,0,0, 0,0,0]; "SHL DR*2→DR

[0,0,1,1, 0,0,0,0,1,0,1,1]->[1,0,0, 0,1,1, 1,0,1, 0,0,0, 1,0,0,0, 0,0,0,0, 1,0,1, 1,0,0, 0,0,0, 0,0,0]; "SHR DR/2→DR

[0,0,1,1, 0,1,0,0,0,0,0,1]->[1,0,0, 1,0,1, 0,1,1, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,0, 0,0,0, 0,1,0]; "JR Offset+PC →PC

[0,0,1,1, 0,1,0,0,0,1,0,0]->[1,0,0, 1,0,1, 0,0,1, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,0, 0,0,0, 0,1,0]; "JRC Offset+PC?→PC

[0,0,1,1, 0,1,0,0,0,1,0,1]->[1,0,0, 1,0,1, 0,0,1, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,0, 0,0,0, 0,1,0]; "JRNC Offset+PC?→PC

[0,0,1,1, 0,1,0,0,0,1,1,0]->[1,0,0, 1,0,1, 0,0,1, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,0, 0,0,0, 0,1,0]; "JRZ Offset+PC?→PC

[0,0,1,1, 0,1,0,0,0,1,1,1]->[1,0,0, 1,0,1, 0,0,1, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,0, 0,0,0, 0,1,0]; "JRNZ Offset+PC?→PC

[0,1,1,0, 1,0,0,0,0,0,1,0]->[1,0,0, 1,1,1, 0,0,1, 0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,1,0]; "IN IRL→ARL

[0,1,1,0, 1,0,0,0,0,1,1,0]->[1,0,0, 1,1,1, 0,0,1, 0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,1,0]; "OUT IRL→ARL

[0,1,1,0, 1,0,0,0,0,0,0,0]->[1,0,0, 0,1,1, 0,1,0, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,1, 0,1,1, 0,0,0]; "JMPA PC→AR,PC+1→PC

[0,1,1,0, 1,0,0,0,1,0,0,0]->[1,0,0, 0,1,1, 0,1,0, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,1, 0,1,1, 0,0,0]; "MVRD PC→AR,PC+1→PC

[0,1,1,0, 1,0,0,0,1,0,0,1]->[1,0,0, 1,0,0, 0,0,1, 0,0,0, 0,0,0,0, 1,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,0,0]; "LDPC SR→AR

[0,1,1,0, 1,0,0,0,0,0,0,1]->[1,0,0, 1,0,0, 0,0,1, 0,0,0, 0,0,0,0, 1,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,0,0]; "LDRR SR→AR

[0,1,1,0, 1,0,0,0,0,0,1,1]->[1,0,0, 0,1,1, 0,0,1, 0,0,0, 1,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,0,0]; "STRR DR→AR

[0,1,1,0, 1,0,0,0,0,1,0,0]->[1,0,0, 0,1,1, 0,1,1, 0,0,1, 0,1,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,0,0]; "PSHF SP-1→SP,AR

[0,1,1,0, 1,0,0,0,0,1,0,1]->[1,0,0, 0,1,1, 0,1,1, 0,0,1, 0,1,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,0,0]; "PUSH SP-1→SP,AR

[0,1,1,0, 1,0,0,0,0,1,1,1]->[1,0,0, 0,1,1, 0,1,0, 0,0,0, 0,1,0,0, 0,1,0,0, 0,0,0, 0,0,1, 0,1,1, 0,0,0]; "POP SP→AR,SP+1→SP

[0,1,1,0, 1,0,0,0,1,1,0,0]->[1,0,0, 0,1,1, 0,1,0, 0,0,0, 0,1,0,0, 0,1,0,0, 0,0,0, 0,0,1, 0,1,1, 0,0,0]; "POPF SP→AR,SP+1→SP

[0,1,1,0, 1,0,0,0,1,1,1,1]->[1,0,0, 0,1,1, 0,1,0, 0,0,0, 0,1,0,0, 0,1,0,0, 0,0,0, 0,0,1, 0,1,1, 0,0,0]; "RET SP→AR,SP+1→SP

[0,1,1,0, 1,1,0,0,1,1,1,0]->[1,0,0, 0,1,1, 0,1,0, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,1, 0,1,1, 0,0,0]; "CALA PC→AR,PC+1→PC

[0,1,0,0, 1,0,0,0,0,0,1,0]->[0,1,1, 1,1,1, 0,1,1, 0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "IN (PORT)→R0

[0,1,0,0, 1,0,0,0,0,1,1,0]->[0,1,0, 1,0,0, 0,0,1, 0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,1]; "OUT R0→(PORT)

[0,1,0,0, 1,0,0,0,0,0,0,0]->[0,0,1, 1,1,1, 0,1,1, 0,0,0, 0,1,0,1, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0,

0,0,0]; "JMPA MEM→PC

[0,1,0,0, 1,0,0,0,1,0,0,0]->[0,0,1, 1,1,1, 0,1,1, 0,0,0, 1,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "MVRD MEM→DR

[0,1,0,0, 1,0,0,0,1,0,0,1]->[0,0,1, 1,1,1, 0,1,1, 0,0,0, 1,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "LDPC MEM→DR

[0,1,0,0, 1,0,0,0,0,0,0,1]->[0,0,1, 1,1,1, 0,1,1, 0,0,0, 1,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "LDRR MEM→DR

[0,1,0,0, 1,0,0,0,0,1,1,1]->[0,0,1, 1,1,1, 0,1,1, 0,0,0, 1,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "POP MEM→DR

[0,1,0,0, 1,0,0,0,1,1,0,0]->[0,0,1, 0,0,0, 0,0,1, 0,0,0, 0,0,0,0, 0,0,0,0, 0,1,0, 0,0,0, 0,0,0, 0,0,0]; "POPF MEM→FLAG

[0,1,0,0, 1,0,0,0,1,1,1,1]->[0,0,1, 1,1,1, 0,1,1, 0,0,0, 0,1,0,1, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "RET MEM→PC

[0,1,0,0, 1,1,0,0,1,1,1,0]->[0,0,1, 1,1,1, 0,0,0, 0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "CALA MEM→Q

[0,1,0,0, 1,0,0,0,0,0,1,1]->[0,0,0, 1,0,0, 0,0,1, 0,0,0, 0,0,0,0, 1,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,1]; "STRR SR → MEM

[0,1,0,0, 1,0,0,0,0,1,0,1]->[0,0,0, 1,0,0, 0,0,1, 0,0,0, 0,0,0,0, 1,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,1]; "PUSH SR → MEM

[0,1,0,0, 1,0,0,0,0,1,0,0]->[0,0,0, 0,0,0, 0,0,1, 0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,1,1]; "PSHF FLAG→MEM

[0,1,1,1, 1,1,0,0,1,1,1,0]->[1,0,0, 0,1,1, 0,1,1, 0,0,1, 0,1,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,0,0]; "CALA SP-1→SP,AR

[0,1,0,1, 1,1,0,0,1,1,1,0]->[0,0,0, 0,1,0, 0,1,0, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,0, 0,0,0, 0,0,1]; "CALA PC→MEM,Q→PC

[0,0,1,1, 0,1,1,0,1,1,0,0]->[1,0,0, 0,0,1, 0,1,1, 0,0,1, 0,0,0,0, 0,0,0,1, 0,0,1, 0,1,0, 0,0,0, 0,0,0]; "SBB DR-SR-CF→DR

[0,0,1,1, 0,1,1,0,0,1,0,1]->[1,0,0, 1,0,1, 0,0,1, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 0,0,0, 0,0,0, 0,1,0]; "JRNS Offset+PC?→PC

[0,1,1,0, 1,1,1,0,0,1,0,0]->[1,0,0, 0,1,1, 0,1,0, 0,0,0, 0,1,0,1, 0,1,0,1, 0,0,0, 1,0,0, 0,1,1, 0,0,0]; "PC→AR,PC+1→PC

[0,1,1,1, 1,1,1,0,0,1,0,0]->[0,0,1, 1,1,1, 0,0,1, 0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,1,1, 0,0,0]; "MEM→AR

[0,1,0,1, 1,1,1,0,0,1,0,0]->[0,0,1, 1,1,1, 0,1,1, 0,0,0, 1,0,0,0, 0,0,0,0, 0,0,0, 0,0,0, 0,0,0, 0,0,0]; "MEM→DR

" T3~T0 IR15~IR8 M_R_W I2~I0 8,I_7,I6 I5~I3 B3~B0 A3~A0 SST SHCI DC2 DC1 功能说明

END

综合布线实验报告

综合布线实验报告 Prepared on 22 November 2020

综合布线实验报告 姓名：xxx 学号：0614130x 班级：xxxxxx 课程名称 综合布线 实验项目 跳线制作 实验项目类型 验 证 演示 综合 设计 其 他 指导教师 xxx 成 绩 ■ 一、实验目的 1、熟悉双绞线的介质标准和RJ45连接器接口制作方法 2、掌握直通UTP 和交叉UTP 的使用环境 3、掌握测试网络通信速度的方法 二、实验环境 五类UTP 电缆，RJ-45水晶头，RJ-45线缆测试仪，压线钳，剥线钳，剪刀，装有网卡的计算机两台。 三、实验步骤 1、制作直通UTP 电缆 （1） 取一段1m 左右的双绞线，两端用剪刀剪齐，用剥线钳剥去一端的塑 料包皮约20mm 。注意在剥线的过程中不要将导线的绝缘层割破或弄 断导线。 （2） 将四对线扇状排开，从左到右一次为“橙白/橙”“蓝白/蓝”“绿白/绿”“棕 白/棕”。将缠绕的导线拉直，按照T568B 的线序平排。（见图） （3） 并拢、铰齐线头。并留有14mm 的长度。注意，芯线留得太长，芯 间的相互干扰就会增强。如果线芯太短，接头的金属不能全部接触 到芯线，则会造成断路或接触不良。 图：

（4）检查芯线的排列顺序，将钳断插入到RJ-45头中。注意插入的时候，水晶头的带有拴卡的一面向下。尽量将芯线顶到接头的前端。 （5）再次检查水晶头中的线序。并检查芯线是否已经到了水晶头的前端。 （6）将水晶头塞入压线钳的RJ-45插座内，用力压下压线钳的手柄。(见图 （7）用同样的方法完成另一头的制作，也按照568B的线序来制作。这样就完成直连线的制作了。 2、制作交叉UTP电缆 特别要注意：与前面制作方法一样，但一端用568B，另外一端则用568A 标准。这样就完成了交叉线的制作。 3、测试双绞线 要测试双绞线是否接通，可用测线器来测试。通常测试仪一组有两个：其中一个为信号发射器，另一个为信号接受器，双方各有8个LED灯以及一个RJ-45插槽。 （1）将两端做好RJ-45机头的网线两端别插至侧线器上。 （2）打开测线器的电源，观察测试灯闪烁的情况。正确的情况下，连在同一条芯线上的指示灯会一起亮起来。若发射器的第一个灯亮时， 接受器却没有仍和灯亮起，表示连通有问题。 （3）观察直通线和交叉线在测试时有什么差别 4、使用直连UTP电缆连接到交换机和网卡 将RJ-45接头插入计算机网卡或交换机接口，听到“喀”一声，就可以了。拔出接头时，应该按柱接头的卡拴。如果插入、拔出不顺，说明接头夹的不紧，在用压线钳用力夹一夹。 看指示交换机和网卡的指示灯是否亮 5、使用交叉UTP电缆连接两台计算机 操作方法同上，看指示网卡的指示灯是否亮 6、设置两台计算机的IP地址 按照操作4：将第一台计算机的IP地址设为：机器号1.机器号 图

计算机组成原理课程设计硬布线控制器的设计与实现

硬布线控制器的设计与调试 教学目的、任务与实验设备 教学目的 熟练掌握实验5和硬布线控制器的组成原理与应用。 复习和应用数据通路及逻辑表达式。 学习运用ISP（在系统编程）技术进行设计和调试的基本步骤和方法，熟 悉集成开发软件中设计调试工具的使用，体会ISP技术相对于传统开发技术的优点。 教学任务 按给定的数据格式和指令系统，在所提供的器件范围内，设计一台硬布线 控制器控制的模型计算机。 根据设计图纸，在通用实验台上进行组装，并调试成功。 在组装调试成功的基础上，整理出设计图纸和其他文件。 实验设备 微操作控制信号·····CnC1结果反馈信息指B1硬布线控制器指令（组合

逻辑网络）令Bn译寄码ispLSI1032E-70LJ84存模器块 T1W1T1W4启动 TJ停止节拍脉冲节拍电位/时钟发生器SKIP复位硬布线控制器结构方框图 计算机组成原理实验系统一台－4TEC 直流万用表一只 器件，则需要一台ISP）ispLSI1032。采用集成电路建议使用ISP芯片（一片 作设计、编程和下载使用。ispEXPERT)机运行设计自动化软件(例如PC 总体设计思路（描述指令系统，给数据通路） 条机器指令。实验设计中采用12采用与模型计算机相同的指令系统，即 条指令93条机器指令，只保留该指令系统的子集：去掉中断指令后的。采用的数据通路和微程序控制器方案相同。 ·数据通路图和数据通路控制信号 DBUS

CINS S2T4CEL#CER端口指令口端数据S1ALUALU_BUS LRW(T3)口端A口端BS0RAM LDAR1(T4) LDDR1(T3)LDDR2(T3)AR1_INC LDAR2(T2)AR1AR2DR2DR1M3MUX3M1M2MUX2MUX1DBUS LDPC(T4)RS_BUS#IAR_BUS#PC PC_ADD LDIAR IAR ALU2PC_INCRD0、RS0RD1、RS1端口B端口A RF WR0、 WR1WRD(T2)LDR4(T2)R4LDER(T4)ER M4MUX4DBUS SW_BUS#WR0、WR1RD0RD1、RS0、RS1控SW7—SW0制器控制..LDIR(T4)信IR.INTQ、C号 图4数据通路总体图2． 控制器的设计思路 硬布线控制器能够实现控制功能，关键在于它的组合逻辑译码电路。译码 电路的任务就是将一系列有关指令、时序等的输入信号，转化为一个个控制信号，输出到各执行部件中。 根据硬布线控制器的基本原理，针对每个控制信号S，可以列出它的译码

e网络综合布线实验报告完整.

桂林航天工业高等专科学校 电子工程系 网络综合布线课程实验报告 2011-----2012学年第二学期 专业: 班级: 学号: 姓名: 同组者： 指导教师:

任务一建筑物基本情况与用户需求调查实践 一、目的与要求 通过实训掌握综合布线总体方案和各子系统的设计方法，熟悉一种施工图的绘制方法（AUTOCAD 或VISIO ），掌握设备材料预算方法、工程费用计算方法。设计内容符合国家《建筑与建筑群综合布线系统工程设计规范GBT-T-50311-2000 》以桂林航专2号实验楼为综合布线工程的设计目标，通过设计，掌握综合布线总体方案和各子系统的设计方法，熟悉一种施工图的绘制方法（AUTOCAD 或VISIO ），掌握设备材料预算方法、工程费用计算方法。 二、实验内容 通过对桂林航专2号实验楼的实地测量和考察，完成下列任务： 1、工程概况现场考察，画出项目建筑三视图、平面图（标注尺寸） 2、用户需求调查（按二号实验楼的具体实验室分布进行估算） 三、实验步骤 1 ）、现场勘测大楼，从用户处获取用户需求和建筑结构图等资料，掌握大楼建筑结构，熟悉用户需求、确定布线路由和信息点分布。 2 ）、总体方案和各子系统的设计。 3 ）、根据建筑结构图和用户需求绘制综合布线路由图，信息点分布图。 4 ）、综合布线材料设备预算。 5 ）、设计方案文档书写。 四、实验结果记录（以报告形式，每组一份另行装订） 五、实验心得体会：（手写）

任务二RJ-45跳线制作与测试 一、实训目的:掌握网络跳线的制作方法 二、实训理论与步骤： 制作步骤如下： 步骤 1：利用斜口错剪下所需要的双绞线长度，至少 0.6米，最多不超过 100米。然后再利用双绞线剥线器（实际用什么剪都可以）将双绞线的外皮除去2－3厘米。有一些双绞线电缆上含有一条柔软的尼龙绳，如果您在剥除双绞线的外皮时，觉得裸露出的部分太短，而不利于制作RJ－45接头时，可以紧握双绞线外皮，再捏住尼龙线往外皮的下方剥开，就可以得到较长的裸露线； 步骤 2：剥线完成后的双绞线电缆； 步骤 3：接下来就要进行拨线的操作。将裸露的双绞线中的橙色对线拨向自己的前方，棕色对线拨向自己的方向，绿色对线剥向左方，蓝色对线剥向右方； 步骤 4：将绿色对线与蓝色对线放在中间位置，而橙色对线与棕色对线保持不动，即在靠外的位置，调整线序为以下顺序 左一：橙左二：蓝左三：绿左四：棕 步骤 5：小心的剥开每一对线，白色混线朝前。因为我们是遵循EIA／TIA 568B的标准来制作接头，所以线对颜色是有一定顺序的。 需要特别注意的是，绿色条线应该跨越蓝色对线。这里最容易犯错的地方就是将白绿线与绿线相邻放在一起，这样会造成串扰，使传输效率降低。左起：白橙／橙／白绿／蓝／白蓝／绿／白棕／棕常见的错误接法是将绿色线放到第 4只脚的位置。 应该将绿色线放在第 6只脚的位置才是正确的，因为在100BaseT网络中，第3只脚与第6只脚是同一对的，所以需要使用同一对线。（见标准EIA／TIA 568B）左起：白橙／橙／白绿／蓝／白蓝／绿／白棕／棕 步骤 6：将裸露出的双绞线用剪刀或斜口钳剪下只剩约 13mm的长度，之所以留下这个长度是为了符合EIA／TIA的标准，您可以参考有关用RJ-45接头和双绞线制作标准的介绍。最后再将双绞线的每一根线依序放入RJ－45接头的引脚内，第一只引脚内应该放白橙色的线，其余类推。 步骤 7：确定双绞线的每根线已经正确放置之后，就可以用RJ－45压线钳压接RJ －45接头，市面上还有一种RJ－45接头的保护套，可以防止接头在拉扯时造成接触不良。使用这种保护套时，需要在压接RJ－45接头之前就将这种胶套插在双绞线电缆上。 步骤8：网络跳线的测试 将制作好的网络跳线接到测试仪的两个端口，仔细观察信号出现的顺序。 三、实训心得体会：（详细记录自己制作网络跳线的过程，总结成功经验和测试结果，写在背面）

硬连线控制器CPU设计

目录 目录 (i) 摘要 (ii) Abstract (iii) 第一章课题背景 (1) 1.1 设计目的 (1) 1.2 设计原理 (1) 第二章设计简介及设计方案论述 (2) 2.1 单元电路设计 (2) 第三章详细设计 (4) 3.1 芯片介绍 (4) 3.2 指令系统结构及功能确定 (6) 第四章设计结果及分析 (7) 4.1 设计结果分析 (7)

摘要 硬连线控制器是由基本逻辑电路组成的，对指令中的操作码进行译码，并产生相应的时序控制信号的部件，又称组合逻辑控制器。硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成(参见“中央处理器”条目中的控制器部分)。其中操作控制部件用来产生各种操作控制命令，它根据指令要求和指令流程，按照一定顺序发出各种控制命令。操作控制部件的输人信号有:指令译码器的输出信号、时序信号和运算结果标志状态信号等。设计时根据指令流程、操作时间表得到各种操作控制命令的逻辑表达式，可采用由基本逻辑电路（与门、或门、与非门等）组成的逻辑网络来实现。也可采用可编程逻辑器件PLD来实现。PLD的“与”阵列及“或”阵列和操作控制命令的“与一或”逻辑表达式相对应，为设计组合逻辑控制器提供了一种理想器件。80年代出现的通用阵列逻辑电路〔GAL与PAL(参见专用逻辑集成电路)）具有与可编程逻辑器件PLD类似的结构，它不但可编程并且是可擦除的，为设计提供了更大的灵活性。组合逻辑控制器的最大优点是速度快。但因其线路复杂而且不规整，不便于调试、维护、修改，也不便于仿真不同的机器的指令集。 关键词：硬连线控制器；基本逻辑

Abstract Hard wired controller is composed of the basic logic circuits, decodes the instruction in the operation code, andproduce the corresponding sequential control signal components, also called combined logic controller. Hard wired controller by the instruction unit, address components, temporal parts, operation control part and the interrupt controlcomponents etc. (see "the controller part central processor" in entry). The operation control unit is used for generating various operation control command, it according to the instructions and instruction process, according to the order of the control commands issued. The operation of part of the control input signal: the instruction decoderoutput signals, timing signals and operation results indicating the status signal. The design according to theinstruction flow, operation schedule obtained logical expression of various operation control command, can beadopted by the basic logic circuits (and gate, or gate and NAND gate logic network composition etc.) to realize. Can also adopt the programmable logic device PLD to realize. PLD "and" and "or" array and array operation control command "and or" logical expression corresponding, providing an ideal device for the design of combinational logic controller. GAL and PAL generic array logic circuit (80 of the 1980s (see special logic integrated circuit)) withprogrammable logic device structure similar to the PLD, it is not only a programmable and erasable, provides more flexibility to design. The biggest advantage combinational logic controller is fast. But because of the circuit complex and irregular, not easy to debug, maintain, modify, also not easy for machines with different instruction set simulation. Keywords：Hard wired controller；basic logic

综合布线实验实验报告

综合布线与网络工程 ——大学生活动中心综合布线方 案 专业： 班级： 学号： 姓名：

目录 目录-------------------------------------------------------------- 2 一、需求分析-------------------------------------------------------- 5 1.1信息需求的类型---------------------------------------------- 5 1.2信息点数量。------------------------------------------------ 5 二、设计方案----------------------------------------------------- 5 2.1总体思路（设计原则）---------------------------------------- 6 2.2总体结构---------------------------------------------------- 6 2.3宿舍布线系统的设计------------------------------------------ 6 2.3.1 工作区子系统------------------------------------------ 6 2.3.2 水平子系统-------------------------------------------- 7 2.3.3 管理子系统-------------------------------------------- 7 2.3.4 干线子系统-------------------------------------------- 7 2.3.5 设备间子系统------------------------------------------ 7 2.4 采用线缆类型及各系统材料配置-------------------------------- 7 2.4.1 水平子系统-------------------------------------------- 8 2.4.2 工作区子系统------------------------------------------ 8 2.4.3 设备间------------------------------------------------ 9 2.5产品选型---------------------------------------------------- 9 三.施工方案说明---------------------------------------------------- 11 3.1 工作区子系统安装------------------------------------------- 11 3.2 水平区子系统安装------------------------------------------- 12 四、系统调试及验收------------------------------------------------- 12 4.1布线标准--------------------------------------------------- 12 4.2 水平管理子系统安装----------------------------------------- 13 4.3 施工要求标准----------------------------------------------- 13 4.4 垂直主干子系统安装----------------------------------------- 14

综合布线实验报告doc

综合布线实验报告 篇一：网络综合布线实训报告 郑州轻工业学院 实验报告 实验名称： 课程名称： 院（系）： 专业班级： 姓名： 学号： 成绩： 指导教师： 日期： 地点：网络综合布线网络综合布线计算机与通信工程学院网络工程 目录 一、设计概述 ................................................ . (1) 二、总体设计 ................................................ . (1)

2.1实验 一................................................. .. (1) 2.1.1实验目的................................................. .. (1) 2.1.2实验准备................................................. .. (1) 2.1.3实验步骤................................................. .. (1) 2.2实验 二................................................. .. (3) 2.2.1实验目的................................................. .. (3) 2.2.2实验准备................................................. .. (4) 2.2.3实验步

网络综合布线 实训报告

郑州轻工业学院实验报告 实验名称：网络综合布线 课程名称：网络综合布线 院（系）：计算机与通信工程学院专业班级：网络工程 姓名： 学号： 成绩： 指导教师： 日期： 地点：

目录 一、设计概述 (1) 二、总体设计 (1) 2.1实验一 (1) 2.1.1实验目的 (1) 2.1.2实验准备 (1) 2.1.3实验步骤 (1) 2.2实验二 (3) 2.2.1实验目的 (3) 2.2.2实验准备 (4) 2.2.3实验步骤 (4) 2.3实验三 (6) 2.3.1实验目的 (6) 2.3.2实验准备 (6) 2.3.3实验步骤 (6) 2.4实验四 (7) 2.4.1实验目的 (8) 2.4.2实验准备 (8) 2.4.3实验步骤 (8) 2.5实验五 (11) 2.5.1实验目的 (11) 2.5.2实验准备 (11) 2.5.3实验步骤 (12) 2.6实验六 (13) 2.6.1实验目的 (13) 2.6.2实验准备 (13) 2.6.3实验步骤 (14) 三、实验总结 (16)

一、设计概述 网络综合布线要求熟练掌握综合布线七个子系统的划分方式、位置、作用。能够完成七个子系统的设计，并计算设计预算。能够熟练绘制综合布线施工图。熟练掌握综合布线各种工具、材料的用途和使用方法。 二、总体设计 2.1实验一 1综合布线产品及工具认知教学 2双绞线端接故障认知教学 2.1.1实验目的 1)认识综合布线工程中常用的传输介质。 2)认识综合布线工程中常用的连接器件。 3)认识综合布线工程中常用的工具。 4)能够正确选购使用传输介质、连接器件及工具。 5)知道综合布线工程中常见的双绞线端接故障种类和产生原因。 6)认识到双绞线端接故障对数据传输的影响。 2.1.2实验准备 1)熟悉综合布线常用的传输介质种类、规格和用途。 2)熟悉综合布线工程中常用的连接器件种类、规格和功能。 3)熟悉综合布线工程中常用的工具和使用方法。 4)熟悉双绞线接线端各种故障。 2.1.3实验步骤 1)参观”华育?”综合布线器材工具展示柜,如图2.1-1所示。

综合布线实验报告

综合布线实验报告 姓名：xxx 学号：0614130x 班级：xxxxxx 课程名称综合布线实验项目跳线制作 实验项目类型 验 证 演 示 综 合 设 计 其 他指导教师xxx 成绩■ 一、实验目的 1、熟悉双绞线的介质标准和RJ45连接器接口制作方法 2、掌握直通UTP和交叉UTP的使用环境 3、掌握测试网络通信速度的方法 二、实验环境 五类UTP电缆，RJ-45水晶头，RJ-45线缆测试仪，压线钳，剥线钳，剪刀，装有网卡的计算机两台。 三、实验步骤 1、制作直通UTP电缆 （1）取一段1m左右的双绞线，两端用剪刀剪齐，用剥线钳剥去一端的塑料包皮约20mm。注意在剥线的过程中不要将导线的绝缘层割破或弄断导线。 （2）将四对线扇状排开，从左到右一次为“橙白/橙”“蓝白/蓝”“绿白/绿”“棕白/棕”。将缠绕的导线拉直，按照T568B的线序平排。（见图） （3）并拢、铰齐线头。并留有14mm的长度。注意，芯线留得太长，芯间的相互干扰就会增强。如果线芯太短，接头的金属不能全部接触到芯线，则会造成断路 或接触不良。 （4）检查芯线的排列顺序，将钳断插入到RJ-45头中。注意插入的时候，水晶头的带有拴卡的一面向下。尽量将芯线顶到接头的前端。 图：

（5）再次检查水晶头中的线序。并检查芯线是否已经到了水晶头的前端。 （6）将水晶头塞入压线钳的RJ-45插座内，用力压下压线钳的手柄。(见图 （7）用同样的方法完成另一头的制作，也按照568B的线序来制作。这样就完成直连线的制作了。 2、制作交叉UTP电缆 特别要注意：与前面制作方法一样，但一端用568B，另外一端则用568A标准。这样就完成了交叉线的制作。 3、测试双绞线 要测试双绞线是否接通，可用测线器来测试。通常测试仪一组有两个：其中一个为信号发射器，另一个为信号接受器，双方各有8个LED灯以及一个RJ-45插槽。 （1）将两端做好RJ-45机头的网线两端别插至侧线器上。 （2）打开测线器的电源，观察测试灯闪烁的情况。正确的情况下，连在同一条芯线上的指示灯会一起亮起来。若发射器的第一个灯亮时，接受器却没有仍和灯亮 起，表示连通有问题。 （3）观察直通线和交叉线在测试时有什么差别？ 4、使用直连UTP电缆连接到交换机和网卡 将RJ-45接头插入计算机网卡或交换机接口，听到“喀”一声，就可以了。拔出接头时，应该按柱接头的卡拴。如果插入、拔出不顺，说明接头夹的不紧，在用压线钳用力夹一夹。 看指示交换机和网卡的指示灯是否亮？ 5、使用交叉UTP电缆连接两台计算机 操作方法同上，看指示网卡的指示灯是否亮？ 6、设置两台计算机的IP地址 按照操作4：将第一台计算机的IP地址设为：机器号，子网掩码设为；第二台计算机的IP地址设为机器号，子网掩码设为。 用Ping命令测试网络连通性。 按照操作5：将第一台计算机的IP地址设为：机器号，子网掩码设为；第二台计算机的 图

硬布线控制器控制的CPU设计

硬布线控制器控制的CPU设计 ＆硬布线控制器控制的CPU设计步骤： 1、确定CPU用途； 2、设计指令集，同时，设计指令访问寄存器； 3、设计CPU状态图； 4、建立数据通路； 5、设计控制器。 ＆设计过程： 一.确定CPU用途： CPU指令执行包括三个阶段： 1、取指令阶段：从存储器取出一条指令； 2、指令译码阶段：对取出的指令进行译码，即确定取到的指令是何种指令，然后转移到该种指令的执行阶段； 3、指令执阶段：执行指令。 指令执行完毕，又转移到下一条指令的取指令阶段，开始新一轮的循环。 CPU状态图二设计指令集: 执行

内存有32个存储单元，每个存储单元8位（一个字节）；CPU有5根地址线，即A4、…、A0，8根 三.指令格式 指令格式 专用寄存器： 1、程序计数器PC：5位； 2、地址寄存器AR：5位，接地址总线A[4..0]； 3、数据寄存器DR：8位，接数据总线D[7..0]； 4、指令寄存器IR：8位； 5、程序状态字寄存器PSW：只有进位C一个标志值，可用C代表PSW。 三.设计CPU状态图

5.3.4 取指令和译码周期 5.3.5 取指令和指令执行过程

四.建立数据通路 数据通路：数据在各功能部件之间传送路径。 有两种数据通路设计方案： 1、专用数据通路方式：在需要传送数据的部件之间创建一条专门的直接通路 。特点：数据传输性能高，但硬件设计量大。 2、内部总线方式：所有寄存器的输入端和输出端都连接到一条或多条公共通路上。特点：结构简单，但可能存在冲突现象 控制信号说明 ARLD ：AR 锁存信号 PCLD ：PC 锁存信号 PC+1：PC 自加1控制信号 DRLD ：DR 锁存信号 ACLD ：AC 锁存信号 ALU(-)：ALU 减法触发信号 IRLD ：IR 锁存信号 PCBUS ：PC 三态输出控制信号 DRBUS ：DR 三态输出控制信号 ACBUS ：AC 三态输出控制信号 IRBUS ：IR 三态输出控制信号 MBUS ：存储器三态输出控制信号 RD ：存储器读信号 WR ：存储器写信号 寄存器及总线设计 CPU 状态及其控制信号 T 4T T

综合布线设计实验报告

桂林电子科技大学 综合布线实验报告 实验名称布线工程图设计制作实验辅导员意见： 电子信息工程系通信技术专业 班第 2 实验小组 作者张三学号 091 同作者辅导员 实验日期 2011 年 5 月 31 日成绩签名一、实验目的 通过综合实验掌握综合布线总体方案和各子系统的设计方法，熟悉一种施工图的绘制方法（AUTOCAD 或 VISIO ），掌握设备材料预算方法、工程费用计算方法。设计内容符合国家《建筑与建筑群综合布线系统工程设计规范GBT-T-50311-2000 》。 二、实验设备 1、测量尺1把 2、VISIO软件 3、WORD、EXCEL等OFFICE软件 三、实验内容 1、工作区子系统设计 2、水平子系统设计

3、垂直子系统设计 4、管理间子系统设计 5、设备间子系统设计 6、建筑群子系统设计 7、总体方案设计 四、实验课时 4课时。 五、实验原理 综合布线是一项新兴的产业，它不完全是建筑工程中的“弱电”工程。综 合布线设计是否合理，直接影响到电话、计算机等设备的功能。 由于综合布线配线间以及所需的电缆竖井、孔洞等设施都与建筑结构同时设 计和施工，即使有些内部装修部分可以不同步进行，但是它们都依附于建筑物的 永久性设施，所以在具体实施综合布线的过程中，各工种之间应共同协商，紧密 配合，切不可互相脱节和发生矛盾避免疏漏造成不应有的损失或留下难以弥补的 后遗症。 六、实验步骤 设计一个合理的综合布线系统一般有7个步骤 : （1）分析用户需求。 （2）获取建筑物平面图。 （3）系统结构设计。 （4）布线路由设计。 （5）可行性论证。

（6）绘制综合布线施工图。 （7）编制综合布线用料清单。 具体实验内容及步骤如下： 1 、现场勘测大楼，从用户处获取用户需求和建筑结构图等资料，掌握大楼建筑结构，熟悉用户需求、确定布线路由和信息点分布。 2 、根据汇出的布线路由图，估算出施工中以下材料的数量清单：单口面板、 86 型标准底盒、信息模块的数量，超五类 UTP 双绞线的箱数（ 305M / 箱），立式机柜大小（用多少 U 表示）， 24 口配线架数量，（只需要计算或估算给出的这一层楼所需材料），制成表格，包括材料的种类、规格、数量。估算线材要有计算步骤和计算过程。同时回答以下问题：放线时怎样做放线记录？如何快速算出所放双绞线的长度？怎样快速算出一箱双绞线所剩的长度？ 3、根据布线路由图，计算从网络信息中心到弱电井、从信息网络中心到走廊的金属线槽截面的大小和型号，以及金属线槽连接件的型号和数量（包括立柱、托臂水平弯通、水平三通等）， PVC 槽及连接件的型号和数量、 PVC 管的型号和数量，其它配件的种类和数量，施工中需要哪些工具？计算金属线槽大小时要有计算步骤和计算过程。 4、设计方案文档书写，包括工程概述、设计方案、材料清单、工程预算和标书。 八、布线工程设计实例 1、第七教学楼1层网络布线设计 布线工程设计图如下：

网络综合布线实验报告

网络综合布线实验报告 桂林航天工业高等专科学校 电子工程系 网络综合布线课程实验报告 201 -----201 学年第学期 专业: 班级 : 学号 : 姓名: 同组者: 指导教师:

任务一: 桂林航专2号实验楼综合布线系统设计报告(一) 工程概况及用户需求调查 1工程概况 桂林航专2号实验楼是一座七层的建筑物，其中，桂林航专2号实验楼的5，6，7层。总建筑面积一千多平方米。主要用于电路实验与电脑房以及教师办公室和部分储物室 2设计原则与目标(根据实际情况酌情增减)

2.1设计目标:根据标准设计的布线方案，能适应和支持现有的或将来的通信及计算机网络需求，能适合语音、数据计算机局域网(LAN)、光纤分布数据接口(FDDI)、图像和其它连接的需要。智能化楼宇的结构化布线系统不仅为现代化的信息通讯铺设了信息高速公路，而且也为楼宇的智能管理提供了集中的控制通路。 结构化布线系统为用户创造了舒适、快捷的软环境，节约了发展商与经营者的人力和财力开支，极大地提高了对建筑物的综合管理水平，，满足了各部门对通讯和网络的需求。根据对结构化布线系统(Structured Cabling System-SCS)的要求, 本大楼布线系统的设计主要满足通信和计算机网络二部分。该系统将为用户提供集话音、数据、文字、图像于一体的多媒体信息网络，帮助用户实现多功能电话、语音信箱、网络代理连接Internet等应用。大楼通信系统外接ChinaPAC、ChinaDDN 或ISDN线路，进入Internet 网络后，就可以方便地与世界各地进行联系，实现 电子商务、POS、电子邮件(E-Mail)及电子数据交换 (EDI)等功能。 2.1系统设计原则及依据 本设计方案参照 ISO/IEC ISO 11801 ANSI/TIA/EIA568A标准之结构化综合布 线系统的有关规定设计，采用符合超5类标准的普天布线线缆和连接硬件，并由普天公司认证的设计人员设计，以确保整个系统的规范和质量。本系统支持语言和数据(图象、多媒体)传输，可满足快速以太网、ATM155Mbps /622.5Mbps及千兆以太网等应用场合。 综合布线同传统的布线相比较，有着许多优越性，是传统布线所无法比及的。其特点主要表现为它的兼容性、开放性、灵活性、可靠性、先进性和经济性。而且在设计、施工和维护方面也给人们带来了许多方便。 兼容性:综合布线的首要特点是它的兼容性。所谓兼容性是指它自身是完全独 立的而与应用系统相对无关，可以适用于多种应用系统。综合布线将语音、数据与监控设备的信号线经过统一规划和设计，采用相同的传输介质、信息插座、交连设

基于VHDL硬连线控制器设计研究

东华理工大学信息工程学院 课程设计报告 课程：计算机组成与体系结构 课程设计题目：基于VHDL的硬连线控制器设计研究 学生姓名： 专业：计算机科学与技术 班级：10204102 指导教师： 2013年1月6日

目录 一、摘要-------------------------------------------------------------------------3 二、课程设计目的-------------------------------------------------------------4 三、课程设计的内容----------------------------------------------------------4 四、课程设计的分析与步骤-------------------------------------------------5 五、经验和总结---------------------------------------------------------------10 六、参考文献------------------------------------------------------------------11 七、程序清单------------------------------------------------------------------11

一、摘要 控制器是指挥计算机的各个部件按照指令的功能要求协调工作的部件，是计算机的神经中枢和指挥中心，由指令寄存器IR(InstructionRegister)、程序计数器PC(ProgramCounter)和操作控制器0C(OperationController)三个部件组成，对协调整个电脑有序工作极为重要。指令寄存器：用以保存当前执行或即将执行的指令的一种寄存器。程序计数器：指明程序中下一次要执行的指令地址的一种计数器，又称指令计数器。操作控制器:CPU内的每个功能部件都完成一定的特定功能。信息在各部件之间传送及数据的流动控制部件的实现。通常把许多数字部件之间传送信息的通路称为“数据通路”。信息从什么地方开始，中间经过哪个寄存器或多路开关，最后传到哪个寄存器，都要加以控制。在各寄存器之间建立数据通路的任务，是由称为“操作控制器”的部件来完成的。 控制器分组合逻辑控制器和微程序控制器，两种控制器各有长处和短处。组合逻辑控制器设计麻烦，结构复杂，一旦设计完成，就不能再修改或扩充，但它的速度快。微程序控制器设计方便，结构简单，修改或扩充都方便，修改一条机器指令的功能，只需重编所对应的微程序；要增加一条机器指令，只需在控制存储器中增加一段微程序，但是，它是通过执行一段微程。具体对比如下：组合逻辑控制器又称硬布线控制器，由逻辑电路构成，完全靠硬件来实现指令的功能。 硬连线控制器是由基本逻辑电路组成的，对指令中的操作码进行译码，并产生相应的时序控制信号的部件，又称组合逻辑控制器。硬连线控制器由指令部件、地址部件、时序部件、操作控制部件和中断控制部件等组成(参见“中央处理器”条目中的控制器部分)。其中操作控制部件用来产生各种操作控制命令，它根据指令要求和指令流程，按照一定顺序发出各种控制命令。操作控制部件的输人信号有:指令译码器的输出信号、时序信号和运算结果标志状态信号等。设计时根据指令流程、操作时间表得到各种操作控制命令的逻辑表达式，可采用由基本逻辑电路（与门、或门、与非门等）组成的逻辑网络来实现。也可采用可编程逻辑器件PLD来实现。PLD的“与”阵列及“或”阵列和操作控制命令的“与一或”逻辑表达式相对应，为设计组合逻辑控制器提供了一种理想器件。80年代出现的通用阵列逻辑电路〔热L与PAL(参见专用逻辑集成电路)）具有与可编程逻辑器件PLD类似的结构，它不但可编程并且是可擦除的，为设计提供了更大的灵活性。组合逻辑控制器的最大优点是速度快。但因其线路复杂而且不规整，不便于调试、维护、修改，也不便于仿真不同的机器的指令集。 组合逻辑控制器的基本组成：（1）指令寄存器用来存放正在执行的指令。指令分成两部分：操作码和地址码。操作码用来指示指令的操作性质，如加法、减法等；地址码给出本条指令的操作数地址或形成操作数地址的有关信息(这时通过地址形成电路来形成操作数地址)。有一种指令称为转移指令，它用来改变指令的正常执行顺序，这种指令的地址码部分给出的是要转去执行的指令的地址。（2）操作码译码器：用来对指令的操作码进行译码，产生相应的控制电平，完成分析指令的功能。（3）时序电路：用来产生时间标志信号。在微型计算机中，时间标志信号一般为三级：指令周期、总线周期和时钟周期。微操作命令产生电路产生完成指令规定操作的各种微操作命令。这些命令产生的主要依据是时间标志和指令的操作性质。该电路实际是各微操作控制信号表达式(如上面的A→L表达式)的电路实现，它是组合逻辑控制器中最为复杂的部分。（4）指令计数器：用来形成下一条要执行的指令的地址。通常，指令是顺序执行的，而指令在存储器中是顺序存放的。所以，一般情况下下一条要执行的指令的地址可通过将现行地址加1形成，微操作命令“ 1”就用于这个目的。如果执行的是转移指令，则下一条要执行的指令的地址是要转移到的地址。该地址就在本转移指令的地址码字段，将其直接送往指令计数器。

硬布线设计实验报告

计算机组成原理 实验报告 实验名称：使用硬连线控制器的CPU设计专业班级：计算机科学与技术01 学生姓名：贾晓冬宋丽君杨嘉宁肖迪月实验时间：

目录 1 教学目的、实验设备与任务 教学目的 (3) 实验设备........................................................... . (3) 设计与调试任务........................................................... . (3) 2 总体说明 (4) 硬连线控制器的基本原理 (4) 指令系 统..................................................... (4) 控制台指 令..................................................... (5) 数据通 路..................................................... (5) 控制器指令周期流程 图..................................................... (5) 控制台控制信号及作 用..................................................... (6) 3 设计方案 (7) 说明及流程 图..................................................... (7) 逻辑状态 表..................................................... (8)

网络综合布线报告

桂林航天工业院 实验报告 课程名称网络综合布线 开课学期 2014-2015下 实验室南实514 班级 姓名

桂林航天工业学院学生实验报告

二、实验内容 通过对桂林航院南实训楼的实地测量和考察，完成下列任务： 1、工程概况现场考察，画出项目建筑平面图（标注尺寸） 三、实验步骤 1 ）、现场勘测大楼，从用户处获取用户需求和建筑结构图等资料，掌握大楼建筑结 2）、用绘图软件绘制楼层平面图 四、实验结果记录 1将楼层平面图标注尺寸并装订在任务一后面（实际尺寸测量记录可以直接手绘草图记录装订在报告册中） ２记录楼层中每个房间的序号及用途（５楼和６楼）

桂林航天工业学院学生实验报告

二、实验内容 在网络综合布线实训操作平台上选择合适的部位，设计线路，将做好的成型的PVC管安装在合适的位置。 三、实验步骤 1、根据操作平台的形状设计线路 2、暗盒安装 3、安装管卡 4、将PVC管卡入管卡 5、按路由特点制作PVC管（要求包括弯管、三通和直角弯折等） 四、实验结果记录：请插入成品照片 五、实验心得体会： 本次实训是关于线管和线槽的铺设及信息插座的安装，在进行线管的铺设时需要注意提前的测量工作不可造成截短的情况以免造成浪费管材，线槽的安装在需要弯折的地方需用专用的工具进行剪裁，保证所铺设的线槽美观又不影响后续的维护，对于信息插座的安装需要注意在安装端接模块时要注意网线的打接必须按照固定的规则以免造成不能使用引起不必要的麻烦。对于本次的实训注意操作规格不要伤到自己或他人，所铺设的线槽线管应满足美观实用，信息盒的安装端接正确，后续维护改进方便。

网络综合布线实训报告

郑州轻工业学院 实验报告 实验名称：网络综合布线 课程名称：网络综合布线 院（系）：计算机与通信工程学院 专业班级：网络工程 姓名： 学号： 成绩： 指导教师： 日期： 地点：

目录 一、设计概述 二、总体设计 实验一..................................................................................................... 实验目的 ....................................................................................... 实验准备 ....................................................................................... 实验步骤 ....................................................................................... 实验二..................................................................................................... 实验目的 ....................................................................................... 实验准备 ....................................................................................... 实验步骤 ....................................................................................... 实验三..................................................................................................... 实验目的 ....................................................................................... 实验准备 ....................................................................................... 实验步骤 ....................................................................................... 实验四..................................................................................................... 实验目的 ....................................................................................... 实验准备 ....................................................................................... 实验步骤 ....................................................................................... 实验五..................................................................................................... 实验目的 ....................................................................................... 实验准备 ....................................................................................... 实验步骤 ....................................................................................... 实验六..................................................................................................... 实验目的 .......................................................................................