ASIC系统设计实验报告八位乘法器
八位乘法器的设计
汪明 2080130204 信号与信息处理 乘法是算术运算中经常用到的一个运算单元，所以在算法实现中会经常用到乘法。由于乘法器具有一定的复杂性，考虑到面积等因素，很多传统的处理器中都不包含乘法器单元，乘法则是通过算法换算成加法和移位在处理器中进行实现，针对这些处理器编写程序的时候应尽量少的应用乘法运算。随着DSP 技术的逐步发展，目前大多数高性能的处理器中都包含了乘法器运算单元，但仍有很多小型的控制型处理器不包含这一单元，所以设计面积小、速度快、性能稳定的乘法器模块仍然很有意义。本实验的目的是选用一种设计方案设计一个八位乘法器，利用XINLINX ISE 软件进行VHDL 程序的编写，然后对程序进行仿真验证，并对所设计的乘法器进行评价。
1 原理分析与方案选择
乘法器的设计有多种方案，有模拟乘法器、数字乘法器两种类型，前者主要是利用模拟器件对模拟信号进行乘法的设计，复杂度较高，后者则是通过数字器件来实现数字信号的乘法。本实验利用FPGA 设计数字乘法器件，根据数字信号的乘法运算准则，又有串行和并行两种设计方法，串行设计时被乘数从低位到高位串行输入，乘法结果从低位到高位串行输出，其常用的结构(四位乘法器)如下图(1)所示；并行乘法器的输入/输出采用并行的方式，通常情况下计算性能比串行的好。
图1 四位串行乘法器结构
本文采用并行输入/输出方式来进行乘法器的设计。下面以4位二进制数的乘法为例，对二进制乘法运算的过程（图2示）进行说明。由图2可知，如果对中间部分一行一行的处理，则乘法部分由一个个的2输入与门与二输入全加器组成，将这些结构联合在一起组成如图3所示的结构。
)
0()1()2()3()4()5()6()7(0313233302122232011121310010203001230123pro pro pro pro pro pro pro pro b a b a b a b a b a b a b a b a b a b a b a b a b a b a b a b a a a a a b b b b ----------------------------------------+????+????+?????????K K K K K K K K K K K K K K K K K K K K K K K K K K K K K K 图2 四位二进制乘法过程
图3 四位二进制乘法结构图
从图3可以看出，上述结构中顶层、底层、中间层分别采用不同的结构，而且中间层的三个层结构完全相同。在设计的时候，首先设计二位与门与二位全加器，然后构成组成上述结构的三种不同的模块，进而构造三种层的结构，用模块设计的方法完成乘法器的设计。上图指的是4位乘法器的结构模型，根据乘法运算规则，很容易推广到八位的情况。本实验将采用这种方法来进行八位乘法器的设计。
2 模块分析与VHDL程序的编写
本设计采用元件(component)的设计方法，将二输入与门、二输入全加器、图3中三种不同的方框结构以及三种不同的层结构设计为元件，存储在元件库中，然后在设计乘法器的过程中直接调用这些模块实现乘法的功能。
2.1 二输入与门与二输入全加器
从上面的结构图中可以看出，二输入的与门是该结构中用的最频繁的一个元件之一，二输入与门的VHDL语言非常简单，其源代码如图4示。二输入全加器full_adder即以带进位的加法器，通过全加的准则，也很容易写出全加器的VHDL代码，代码如图5示。设置适当的波形，对这两个模块进行仿真验证，很容易证明元件设计的正确性，由于这两个元件都很简单，故不再描述仿真结果。在完成仿真后，将这两个元件添加进元件库my_compopnents 中，以便以后其它结构进行调用。
图4 二输入与门的VHDL代码图5 二输入全加器的VHDL代码
2.2 元件包
此次乘法器的设计采用的是component的方法，故像上面的两个元件等要添加到元件包中，所以需要一个存放元件的元件包。在这里，我们通过设计package文件的方法将所有可能用到的元件放入元件包my_components中，其源代码如图6所示。从图中可以看出，其包含二输入与门、二输入全加器、top_row、mid_row、low_row共5个元件。
图6 元件包my_components
2.3 顶层、中间层及底层模块
从结构图中可以看出，乘法器的结构中包含三个大的模块，即顶层结构（top_row）、中间层结构（mid_row）和底层结构（low_row）。在上一节的元件包中，已将这三种模块的接口写进了元件包my_components。这三种模块的结构都不一样，顶层图中主要包含的是二输入与门、中间层中则二输入与门和二输入全加器、底层则只有全加器，对这三种结构分
别进行VHDL程序的编写（注意程序中需用到二输入与门与二输入全加器，故在头文件库中应该添加语句：use work.my_components.ALL;），代码如图7、8、9示。同样，每完成一种结构后，应进行仿真验证，由于这一部分的描述方法很固定，只要综合没有问题基本上不会出错，所以在这里，也不给出仿真所设置的波形。经仿真验证这三种结构的设计都是正确性，可以实现预定的功能，放入元件包中后同样可以被其他的程序所引用。
图7 顶层模块的VHDL程序
图8 底层模块的VHDL程序
图9 中间层模块的VHDL程序
2.4 乘法器的顶层设计
设计好上面所有的元件后，便可以利用元件库中的这些元件来进行乘法器的设计了，按照图3所示的结构来编写乘法器的VHDL语言。同样，由于利用到了自己设计的元件库，故在程序的library区，应添加代码：use work.my_components.ALL。编写好的VHDL如下图10所示。
图10 乘法器的顶层VHDL设计
3 仿真实现
在上一节，完成了各元件的VHDL设计与仿真验证，并最终完成了乘法器的顶层VHDL 设计。现设计适当的波形文件，对完成的乘法器进行仿真验证，波形文件mac_88.tbw如图11所示，以及其仿真结果则为图12。
图11 仿真波形设置图
图12 仿真结果波形图
从仿真的结果来看，第一组相乘的数据为4、7，结果因为28(111000)（括号中均为2进制），从图12中可以看出，prob的结果正确，同理可以验证144×4=576(10,01000000)、24×128=3072(1100,00000000)、152×20=3040（1011,11100000）这几组数据的仿真结果均正确，这样，我们可以证明设计的正确性。通过综合与仿真，可以得到乘法器的封装图与顶层电路图，如图13示。
图13 乘法器的顶层电路图与封装图
4 总结
通过了解乘法器的设计方案与设计流程，比较了串行、并行输入/输出两种不同的设计方案，并最终选择并行方式来进行设计8位数字乘法器。通过二进制乘法运算的准则，画出实现四位二进制乘法的功能结构图（图3），并最终推广至8位。利用元件component的设计理念，对图3所示的结构进行VHDL硬件描述语言的实现。并最终完成8位数字乘法器的设计，对设计的综合仿真表明，设计结果正确。通过这一设计，使我掌握了VHDL语言元件设计的方法。总的来说，有以下两点收获。
1)乘法器的设计有多种方案可供选择，从模拟乘法器到数字乘法器，不同的方案选择将对
应着不同的设计方案。掌握了串行、并行数字乘法器的结构与流程，并通过VHDL描述语言实现了乘法器。
2)对XILINX ISE软件的使用更加熟练，掌握了元件component的设计方法，在本次设计
中，首次将所有模块设计为元件，存储在元件库my_components中。在设计乘法器的过程中利用头文件调用语句use work.my_components.ALL来实现对元件的包含。通过元件的设计方法，可以将经常用到的模块封装起来，存放在ISE库中，供以后所有的工程调用。所以，作为FPGA设计的一个元件的积累，设计一个好的元件有着非常重要的意义，大量的优化的、可用的元件库可以简化FPGA的设计周期，提高设计人员的工作效率。
八路抢答器设计总结,心得体会
设计总结 1、设计思路是整个设计的灵魂拿下每个课题能有一个非常清晰的设计思路是至关重要的。只有对课题的充分理解，对各种器件的熟练掌握，勾画出基本的设计图是成功的关键，必须多花时间在设计上才能为后续工作提，供更扎实的基础。翻阅各种资料，上网查询填补所需知识的空白是必要的。 2、焊接制作必须精益求精焊接必须精益求精，一丝不苟，一点的差错都可能导致实验结果错误，因此必须准确无误还要工整，这样才能在调试中能比较轻松进行，也是整个电路可看性更好。 3、调试调试工作是个精细工作。在调试过程中，有些问题是芯片本身损坏引起的，也有些是因为焊接问题引起的等因此排查过程需要特别有耐心，通过对芯片功能的检验，对焊点的检查最后检查出问题所在。当最后解决问题时，电路的正确是非常振奋，也很有成就感和满足感。 4、建议设计的作品主要是用cd4511 系列集成芯片来完成的，在焊接的过程中由于芯片的引脚过多，布线工作不是很方便。有时候还因为某一跟线没有焊牢，造成电路的不稳定，这些都是有待改进的。 5、不足实验效率低，焊接水平不足导致电路稳定性不高，布线比较混乱，这些都有待提高。总之，在设计过程中学到了许多。作为现代的大学生，如果仅停留在以往的层次上，是远远跟不上时代的步伐，也无法使自己立足在竞争如此激烈的社会里，通过此次实习，看到了自己的水平和差距，学要在今后的学习中又进一步的提高。 心得体会 通过本次课程设计，把我们在课堂上学到的数字电路知识运用到实际当中。如各种常见芯片的功能，各种组合逻辑电路和时序逻辑电路的设计，在此次设计中，当然也遇到了许多问题，毕竟这是第一次设计一个很实际的硬件的器件。在进行一个综合性的硬件设计时，要全面考虑问题，如想用其他信号来控制一个信号，就要考虑到和这个信号直接或间接关系的信号，必须是最重要相关的信号，然后用真值表来解决他们的关系，通过门电路来实现。这一个星期的课程设计，让我真正理解了书本上知识，也让我知道我们课本上的知识在实际中怎么应用，理论联系实际，。通过此次设计，我对理论知识的学习有了很大的兴趣，现在我可以主动的去学习，我明白自己该学习那个方面，重点是什么。我也掌握的了在理论中遇到问题，应该怎样去解决，在实际中遇到迷团应该怎样去检查调试。虽然最后我没调试出我们想要的结果，但是经过这次课程设计让我们更巩固了我们的专业知识和焊接技能。在这次设计过程中还了解到在设计的时候不仅是设计好，更重要的是想方设法在功能实现的同时降低成本。
《管理信息系统》课程设计实验报告
《管理信息系统》课程设计实验报告 课程名称：管理信息系统 指导老师： ******* 院系：商学院 专业班级： ******** 姓名： ******** 学号： ******** 实验日期： 2011.7.11 实验地点：一机房
《管理信息系统》课程设计任务书 一．课程设计目的及意义： 《管理信息系统》课程设计是在完成《管理信息系统》课程学习之后的一次实践性教 学，是本课程理论知识的一次综合运用。通过本课程设计，能够进一步加深对信息、信息系 统、管理信息系统等基础理论知识的理解，能初步掌握结构化的生命周期法、面向对象法等 系统工程方法，进一步加强熟练应用管理信息系统的操作技能，并能够借助于管理信息系统 解决实际问题。 二．课程设计要求： 1．本课程设计时间为一周。 2．本课程设计以教学班为单位进行上机操作及实验。 3．按照任务要求完成课程设计内容。 三．课程设计任务要求： 1．任务内容：进入山东轻工业学院主页，在“网络资源”区域进入“网络教学平台”，输入各自的用户名和密码（学生学号及密码），进入本网络教学平台系统，在充分熟悉本系统 的前提下，完成下列任务要求。 2．任务要求： ①按照课程讲解的系统分析步骤和理论对本系统进行系统分析。 ②绘制不少于 3 个的主要业务流程图。 ③描述上述主要业务流程图的逻辑处理功能。 ④分析本系统的优缺点，提出改进意见，并描述改进的逻辑处理功能，绘制业务流 程图。 四．课程设计评分标准： 按照《管理信息系统课程设计大纲》的要求，本课程 1 学分，采用百分制计分，其中 任务要求②占30 分，任务要求③占30 分，任务要求④占30 分，考勤及实践表现占10 分。五．本课程设计自2011 年 6 月 27 日至 2011 年 7 月 1 日。
电子系统设计 实验报告
本科生实验报告 实验课程电子系统设计 学院名称 专业名称测控技术与仪器 学生姓名 学生学号 指导教师 实验地点 实验成绩 二〇年月——二〇年月
实验一、运放应用电路设计 一、实验目的 （1）了解并运用NE555定时器或者其他电路，学会脉冲发生器的设计，认识了解各元器件的作用和用法。 （2）掌握运算放大器基本应用电路设计 二、实验要求 （1）使用555或其他电路设计一个脉冲发生器，并能满足以下要求：产生三角波V2，其峰峰值为4V，周期为0.5ms，允许T有±5%的误差。 V2/V +2 图1-1 三角波脉冲信号 （2）使用一片四运放芯片LM324设计所示电路，实现如下功能：设计加法器电路，实现V3=10V1+V2,V1是正弦波信号，峰峰值0.01v，频率10kHz。 V3 图1-2 加法电路原理
三、实验内容 1、555定时器的说明： NE555是属于555系列的计时IC的其中的一种型号，555系列IC的接脚功能及运用都是相容的，只是型号不同的因其价格不同其稳定度、省电、可产生的振荡频率也不大相同；而555是一个用途很广且相当普遍的计时IC，只需少数的电阻和电容，便可产生数位电路所需的各种不同频率的脉波讯号。 a. NE555的特点有： 1.只需简单的电阻器、电容器，即可完成特定的振荡延时作用。其延时范围极广，可由几微秒至几小时之久。 2.它的操作电源范围极大，可与TTL，CMOS等逻辑闸配合，也就是它的输出准位及输入触发准位，均能与这些逻辑系列的高、低态组合。 3.其输出端的供给电流大，可直接推动多种自动控制的负载。 4.它的计时精确度高、温度稳定度佳，且价格便宜。 b. NE555引脚位配置说明下： NE555接脚图： 图1-3 555定时器引脚图 Pin 1 (接地) -地线(或共同接地) ，通常被连接到电路共同接地。 Pin 2 (触发点) -这个脚位是触发NE555使其启动它的时间周期。触发信号上缘电压须大于2/3 VCC，下缘须低于1/3 VCC 。
数字钟设计报告——数字电路实验报告
数字钟设计实验报告 专业:通信工程 姓名:王婧 班级:111041B 学号:111041226
数字钟的设计 目录 一、前言 (3) 二、设计目的 (3) 三、设计任务 (3) 四、设计方案 (3) 五、数字钟电路设计原理 (4) （一）设计步骤 (4) （二）数字钟的构成 (4) （三）数字钟的工作原理 (5) 六、总结 (9) １
一、前言 此次实验是第一次做EDA实验，在学习使用软硬件的过程中，自然遇到很多不懂的问题，在老师的指导和同学们的相互帮助下，我终于解决了实验过程遇到的很多难题，成功的完成了实验，实验结果和预期的结果也是一致的，在这次实验中，我学会了如何使用Quartus II软件，如何分层设计点路，如何对实验程序进行编译和仿真和对程序进行硬件测试。明白了一定要学会看开发板资料以清楚如何给程序的输入输出信号配置管脚。这次实验为我今后对 EDA的进一步学习奠定了更好的理论基础和应用基础。 通过本次实验对数电知识有了更深入的了解，将其运用到了实际中来，明白了学习电子技术基础的意义，也达到了其培养的目的。也明白了一个道理：成功就是在不断摸索中前进实现的，遇到问题我们不能灰心、烦躁，甚至放弃，而要静下心来仔细思考，分部检查，找出最终的原因进行改正，这样才会有进步，才会一步步向自己的目标靠近，才会取得自己所要追求的成功。 ２
二、设计目的 1.掌握数字钟的设计方法。 2熟悉集成电路的使用方法。 3通过实训学会数字系统的设计方法； 4通过实训学习元器件的选择及集成电路手册查询方法； 5通过实训掌握电子电路调试及故障排除方法； 6熟悉数字实验箱的使用方法。 三、设计任务 设计一个可以显示星期、时、分、秒的数字钟。 要求： 1、24小时为一个计数周期； 2、具有整点报时功能； 3、定时闹铃（未完成） 四、设计方案 一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器和定时器组成。干电路系统由秒信号发生 ３
多路智力抢答器实验报告
湖北经济学院 数字电子技术课程设计报告 课题名称：数字电子技术课程设计指导教师： 学生班级： 学生姓名： 学号： 学生院系： 2012年4月
设计任务 一、基本功能 1、设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，分别用八个抢答按钮So、S1、S 2、S 3、S 4、S 5、S 6、S7表示。 2、设置一个由主持人控制的控制开关，用来控制系统清零和抢答。 3、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时蜂鸣器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 二、扩展功能 1、抢答器具有定时抢答的功能，抢答时间为30秒。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出声响，声响持续时间为0.5秒左右。 2、参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。 3、如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。
设计报告 一、设计目的 1、学习数字电路中的优先编码器，锁存器，计数器，时序控制电路，多谐振荡器等单元电路的综合运用。 2、掌握各芯片的逻辑功能及使用方法。 3、了解面包板结构及其接线方法。 4、了解数字抢答器的组成及工作原理。 5、熟悉数字抢答器的设计与制作。 二、设计步骤 1、画出原理框； 2、根据原理框图，把框图中每个部分电路设计出来，画出电路图； 3、仿真调试； 4、搜集元器件； 5、搭建电路，实现功能。 三、具体设计过程 1、画出原理框图
系统设计实验报告
系统设计实验报告——远程在线考试系统
目录软件需求说明书························1 引言··························· 1．1编写目的······················· 1．2背景························· 1．3定义························· 1．4参考资料······················· 2 程序系统的结构························ 3 程序设计说明·························
1引言 1．1编写目的 本文档的编写目的是为远程在线考试系统项目的设计提供： a．系统的结构、设计说明； b．程序设计说明； c. 程序（标识符）设计说明 1．2背景 随着网络技术的飞速发展，现在很多的大学及社会上其它的培训部门都已经开设了远程教育，并通过计算机网络实现异地教育。但是，远程教育软件的开发，就目前来说，还是处于起步的阶段。因此，构建一个远程在线考试系统，还是有很大的实际意义的。 根据用户提出的需求，本项目组承接该系统的开发工作 a．开发软件系统的名称：远程在线考试系统 b．本项目的任务提出者：福州大学软件学院 c．用户：各类大专院校学校、中小学校。 1．3定义 远程在线考试系统 远程在线考试系统是基于用Browser/Web模式下的，可以实现考试题库管理、多用户在线考试、自动阅卷功能的系统。
1．4参考资料 ?GB 8566 计算机软件开发规范 ?GB 8567 计算机软件产品开发文件编制指南?软件设计标准
单片机电子时钟课程设计实验报告
单片机电子时钟课程设 计实验报告 Pleasure Group Office【T985AB-B866SYT-B182C-BS682T-STT18】
《单片机原理与应用》课程设计 总结报告 题目：单片机电子时钟（带秒表）的设计 设计人员：张保江江润洲 学号： 班级：自动化1211 指导老师：阮海容 目录 1.题目与主要功能要求 (2) 2.整体设计框图及整机概述 (3) 3.各硬件单元电路的设计、参数分析及原理说明 (3) 4.软件流程图和流程说明 (4) 5.总结设计及调试的体会 (10) 附录 1.图一：系统电路原理图 (11) 2.图二：系统电路 PCB (12) 3.表一：元器件清单 (13) 4.时钟程序源码 (14)
题目：单片机电子时钟的设计与实现 课程设计的目的和意义 课程设计的目的与意义在于让我们将理论与实践相结合。培养我们综合运用电子课程中的理论知识解决实际性问题的能力。让我们对电子电路、电子元器件、印制电路板等方面的知识进一步加深认识，同时在软件编程、排错调试、焊接技术、相关仪器设备的使用技能等方面得到较全面的锻炼和提高，为今后能够独立完成某些单片机应用系统的开发和设计打下一个坚实的基础。 课程设计的基本任务 利用89C51单片机最小系统，综合应用单片机定时器、中断、数码显示、键盘输入等知识，设计一款单片机和简单外设控制的电子时钟。 主要功能要求 最基本要求 1)使用MCS-51单片机设计一个时钟。要求具有6位LED显示、3个按键输入。 2)完成硬件实物制作或使用Pruteus仿真（注意位驱动应能提供足够的电流）。 3)6位LED数码管从左到右分别显示时、分、秒(各占用2位)，采用24小时标准计时制。开始计时时为000000，到235959后又变成000000。 4)使用3个键分别作为小时、分、秒的调校键。每按一次键，对应的显示值便加1。分、秒加到59后再按键即变为00；小时加到23后再按键即变为00。在调校时均不向上一单位进位 (例如分加到59后变为00，但小时不发生改变)。 5) 软件设计必须使用MCS-51片内定时器，采用定时中断结构，不得使用软件延时法，也不得使用其他时钟芯片。 6）设计八段数码管显示电路并编写驱动程序，输入并调试拆字程序和数码显示程序。7）掌握硬件和软件联合调试的方法。 8）完成系统硬件电路的设计和制作。 9）完成系统程序的设计。 10）完成整个系统的设计、调试和制作。
北京邮电大学数字电路实验报告
北京邮电大学 数字电路与逻辑设计实验 实验报告 实验名称：QuartusII原理图输入 法设计与实现 学院：北京邮电大学 班级： 姓名： 学号：
一．实验名称和实验任务要求 实验名称：QuartusII原理图输入法设计与实现 实验目的：⑴熟悉用QuartusII原理图输入法进行电路设计和仿真。 ⑵掌握QuartusII图形模块单元的生成与调用； ⑶熟悉实验板的使用。 实验任务要求：⑴掌握QuartusII的基础上，利用QuartusII用逻辑 门设计实现一个半加器，生成新的半加器图像模 块。 ⑵用实验内容（1）中生成的半加器模块以及逻辑门 实现一个全加器，仿真验证其功能，并能下载到实 验板上进行测试，要求用拨码开关设定输入信号， 发光二级管显示输出信号。 ⑶用3线—8线译码器（74L138）和逻辑门实现要求 的函数：CBA F+ C + =,仿真验证其 + B C B A A A B C 功能，，并能下载到实验板上进行测试，要求用拨 码开关设定输入信号，发光二级管显示输出信号。二．设计思路和过程 半加器的设计实现过程：⑴半加器的应有两个输入值，两个输出值。 a表示加数，b表示被加数，s表示半加和， co表示向高位的进位。
⑵由数字电路与逻辑设计理论知识可知 b a s ⊕=;b a co ?= 选择两个逻辑门：异或门和与门。a,b 为异 或门和与门的输入，S 为异或门的输出，C 为与门的输出。 (3)利用QuartusII 仿真实现其逻辑功能， 并生成新的半加器图形模块单元。 (4)下载到电路板，并检验是否正确。 全加器的设计实现过程：⑴全加器可以由两个半加器和一个或门构 成。全加器有三个输入值a,b,ci ，两个输 出值s,co ：a 为被加数，b 为加数，ci 为低 位向高位的进位。 ⑵全加器的逻辑表达式为： c b a s ⊕⊕= b a ci b a co ?+?⊕=)( ⑶利用全加器的逻辑表达式和半加器的逻 辑功能，实现全加器。 用3线—8线译码器（74L138）和逻辑门设计实现函数 CBA A B C A B C A B C F +++= 设计实现过程：⑴利用QuartusII 选择译码器（74L138）的图形模块
八路抢答器实验报告
电子课程设计报告4511型八路数显抢答器 学生姓名： 专业： 班级： 学号： 指导教师： 同组成员： 时间：
第一章绪论 1.1关于4511型数显抢答器 八路智能抢答器主要由数字优先编码电路、锁存/译码/驱动电路于一体的CD4511集成电路、数码显示电路和报警电路组成。优先编码电路、C D4511集成电路将参赛队的输入信号在数码显示管上输出，用报警电路对时间进行严格控制，这样就构成了八路智能抢答器电路。 八路数字抢答器电路包括抢答，编码，优先，锁存，数显，复位及抢答键。抢答器数字优先编码电路由D1-D12组成，实现数字的编码。CD4511是一块含BCD-7段锁存/译码/驱动电路于一体的集成电路。抢答器报警电路由NE555接成音多谐振荡器构成。抢答器数码显示电路由数码管组成，输入的BCD码自动地由 CD4511内部电路译码成十进制数在数码管上显示。 1.2 选题的目的和意义 通过这次课程设计,让我了解到了八路智能抢答器的结构组成和工作原理，同时了解焊接的方法和技巧。 1.3 课题研究的内容 八路智能抢答器是采用了CD4511集成芯片来实现功能要求的，在抢答过程中，每个选手都有一个抢答按钮。在主持人按下复位键宣布抢答开始的时候，选手就开始进行抢答，在指定时间内选手进行抢答，数码显示屏上会显示最先抢答选手的编号。如果主持人没有按下开始键而选手就抢答视为犯规，数码显示屏显示犯规者的编号，扬声器持续发生。主持人可按复位键，新一轮抢答开始。
第2章抢答器的系统概述 2.1 系统的主要功能简介 4511型八路数显抢答器的主要功能有如下三点： 1. 可同时供8名选手参加比赛，其相应的编码分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应。 2.给主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。 3.抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号。 2.2 抢答器的工作过程 1、开始上电之后，主持人按复位键，抢答开始。如有选手按下抢答键，报警电路会发出讯响声，并且数码显示电路上会显示成功抢答的选手的编号。 2、当有选手抢答成功之后，系统就进行了优先锁存，其他抢答选手抢答无效。 3、如果主持人未按下复位键，而有人按了抢答按键，此次抢答无效，只有当主持人按下了复位键，选手才能进行顺利抢答。 总而言之，本课题利用简单逻辑数字电路设计了智能抢答器，该抢答器具有基本的强大功能，提高了系统的可靠性、简化了电路结构、节约了成本，但是此抢答器功能还不够强大，还有很多功能无法实现，需要我们继续学习和研究。
现代电子实验报告 电子科技大学
基于FPGA的现代电子实验设计报告 ——数字式秒表设计（VHDL）学院：物理电子学院 专业： 学号： 学生姓名： 指导教师：刘曦 实验地点：科研楼303 实验时间：
摘要： 通过使用VHDL语言开发FPGA的一般流程，重点介绍了秒表的基本原理和相应的设计方案，最终采用了一种基于FPGA 的数字频率的实现方法。该设计采用硬件描述语言VHDL，在软件开发平台ISE上完成。该设计的秒表能准确地完成启动,停止,分段,复位功能。使用ModelSim 仿真软件对VHDL 程序做了仿真，并完成了综合布局布线，最终下载到EEC-FPGA实验板上取得良好测试效果。 关键词：FPGA，VHDL，ISE，ModelSim
目录 绪论 (4) 第一章实验任务 (5) 第二章系统需求和解决方案计划 (5) 第三章设计思路 (6) 第四章系统组成和解决方案 (6) 第五章各分模块原理 (8) 第六章仿真结果与分析 (11) 第七章分配引脚和下载实现 (13) 第八章实验结论 (14)
绪论： 1.1课程介绍： 《现代电子技术综合实验》课程通过引入模拟电子技术和数字逻辑设计的综合应用、基于MCU/FPGA/EDA技术的系统设计等综合型设计型实验，对学生进行电子系统综合设计与实践能力的训练与培养。 通过《现代电子技术综合实验》课程的学习，使学生对系统设计原理、主要性能参数的选择原则、单元电路和系统电路设计方法及仿真技术、测试方案拟定及调测技术有所了解；使学生初步掌握电子技术中应用开发的一般流程，初步建立起有关系统设计的基本概念，掌握其基本设计方法，为将来从事电子技术应用和研究工作打下基础。 本文介绍了基于FPGA的数字式秒表的设计方法，设计采用硬件描述语言VHDL ，在软件开发平台ISE上完成，可以在较高速时钟频率（48MHz）下正常工作。该数字频率计采用测频的方法，能准确的测量频率在10Hz到100MHz之间的信号。使用ModelSim仿真软件对VHDL程序做了仿真，并完成了综合布局布线，最终下载到芯片Spartan3A上取得良好测试效果。 1.2VHDL语言简介:
数字秒表的设计与实现实验报告
电子科技大学《数字秒表课程设计》 姓名: xxx 学号： 学院： 指导老师：xx
摘要 EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。文中介绍了一种基于FPGA在ISE10.1软件下利用VHDL语言结合硬件电路来实现数字秒表的功能的设计方法。采用VHDL硬件描述语言，运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。通过数码管驱动电路动态显示计时结果。给出部分模块的VHDL源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性。 关键词：FPGA, VHDL, EDA, 数字秒表
目录 第一章引言 (4) 第二章设计背景 (5) 2.1 方案设计 (5) 2.2 系统总体框图 (5) 2.3 -FPGA实验板 (5) 2.4 系统功能要求 (6) 2.5 开发软件 (6) 2.5.1 ISE10.1简介 (6) 2.5.2 ModelSim简介 (6) 2.6 VHDL语言简介 (7) 第三章模块设计 (8) 3.1 分频器 (8) 3.2 计数器 (8) 3.3 数据锁存器 (9) 3.4 控制器 (9) 3.5 扫描控制电路 (10) 3.6 按键消抖电路 (11) 第四章总体设计 (12) 第五章结论 (13) 附录 (14)
第一章引言 数字集成电路作为当今信息时代的基石，不仅在信息处理、工业控制等生产领域得到普及应用，并且在人们的日常生活中也是随处可见，极大的改变了人们的生活方式。面对如此巨大的市场，要求数字集成电路的设计周期尽可能短、实验成本尽可能低，最好能在实验室直接验证设计的准确性和可行性，因而出现了现场可编程逻辑门阵列FPGA。对于芯片设计而言，FPGA的易用性不仅使得设计更加简单、快捷，并且节省了反复流片验证的巨额成本。对于某些小批量应用的场合，甚至可以直接利用FPGA实现，无需再去订制专门的数字芯片。文中着重介绍了一种基于FPGA利用VHDL硬件描述语言的数字秒表设计方法，在设计过程中使用基于VHDL的EDA工具ModelSim对各个模块仿真验证，并给出了完整的源程序和仿真结果。
八路智力竞赛抢答器设计实验报告
数字电子技术课程设计 题目: 八路智力竞赛抢答器设计 姓名: 专业: 电子科学与技术 班级: 122班
学号: 指导教师: 20 年月日 安徽科技学院理学院
八路智力竞赛抢答器设计 一、课程设计题目（与实习目的） （一）、题目：八路智力竞赛抢答器设计 （二）、实习目的： 1．进一步掌握数字电路课程所学的理论知识。 2．熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用其进行电路设计。 3．了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4．培养认真严谨的工作作风和实事求是的工作态度。 5．数点课程实验是大学中为我们提供的唯一一次动手实践的机会，增强动手实践的能力。 二、任务和要求 实现抢答器的方法很多，如EPROM编程、RAM编程、单板机、单片机等，都可以组成抢答器系统。 （1）抢答器设计要求 设计一个抢答器，基本要求： 1. 抢答器可以实现基本抢答；可同时供8名选手或8个代表队参加比赛，他们 的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与 选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。 2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭 灯）和抢答的开始。 3．抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。 三、总体方案的选择 （1）总体方案的设计 针对题目设计要求，经过分析与思考，拟定以下二种方案： 方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人控制开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警部分电路的控制。 主体框图如下：
操作系统课程设计实验报告
河北大学工商学院 课程设计 题目：操作系统课程设计 学部信息学部 学科门类电气信息 专业计算机 学号2011482370 姓名耿雪涛 指导教师朱亮 2013 年6月19日
主要内容 一、设计目的 通过模拟操作系统的实现，加深对操作系统工作原理理解，进一步了解操作系统的实现方法，并可练习合作完成系统的团队精神和提高程序设计能力。 二、设计思想 实现一个模拟操作系统，使用VB、VC、CB等windows环境下的程序设计语言，以借助这些语言环境来模拟硬件的一些并行工作。模拟采用多道程序设计方法的单用户操作系统，该操作系统包括进程管理、存储管理、设备管理、文件管理和用户接口四部分。 设计模板如下图： 注：本人主要涉及设备管理模块
三、设计要求 设备管理主要包括设备的分配和回收。 ⑴模拟系统中有A、B、C三种独占型设备，A设备1个，B设备2个，C设备2个。 ⑵采用死锁的预防方法来处理申请独占设备可能造成的死锁。 ⑶屏幕显示 注：屏幕显示要求包括：每个设备是否被使用，哪个进程在使用该设备，哪些进程在等待使用该设备。 设备管理模块详细设计 一、设备管理的任务 I/O设备是按照用户的请求，控制设备的各种操作，用于完成I/O 设备与内存之间的数据交换（包括设备的分配与回收，设备的驱动管理等），最终完成用户的I/O请求，并且I/O设备为用户提供了使用外部设备的接口，可以满足用户的需求。 二、设备管理函数的详细描述 1、检查设备是否可用（主要代码） public bool JudgeDevice(DeviceType type) { bool str = false; switch (type) { case DeviceType.a: {
电子系统综合设计实验报告
电子系统综合设计实验报告 所选课题:±15V直流双路可调电源 学院:信息科学与工程学院 专业班级: 学号: 学生姓名: 指导教师: 2016年06月
摘要本次设计本来是要做±15V直流双路可调电源的，但由于买不到规格为±18V的变压器，只有±15V大小的变压器，所以最后输出结果会较原本预期要小。本设计主要采用三端稳压电路设计直流稳压电源来达到双路可调的要求。最后实物模型的输出电压在±13左右波动。 1、任务需求 ⑴有+15V和-15V两路输出，误差不超过上下1.5V。（但在本次设计中，没有所需变压器，所以只能到±12.5V） ⑵在保证正常稳压的前提下，尽量减小功效。 ⑶做出实物并且可调满足需求 2、提出方案 直流可变稳压电源一般由整流变压器，整流电路，滤波器和稳压环节组成如下图a所示。 ⑴单相桥式整流 作用之后的输出波形图如下：
⑵电容滤波 作用之后的输出波形图如下： ⑶可调式三端集成稳压器是指输出电压可以连续调节的稳压器，有输出正电压的LM317三端稳压器；有输出负电压的LM337三端稳压器。在可调式三端集成稳压器中，稳压器的三个端是指输入端、输出端和调节端。 LM317的引脚图如下图所示：（LM337的2和3引脚作用与317相反）
3、详细电路图： 因为大容量电解电容C1,C2有一定的绕制电感分布电感，易引起自激振荡，形成高频干扰，所以稳压器的输入、输出端常并入瓷介质小容量电容C5,C6,C7,C8用来抵消电感效应，抑制高频干扰。 参数计算： 滤波电容计算： 变压器的次级线圈电压为15V ，当输出电流为0.5A 时，我们可以求得电路的负载为I =U /R=34Ω时，我们可以根据滤波电容的计算公式: C=т/R,来求滤波电容的取值范围，其中在电路频率为50HZ 的情况下，T 为20ms 则电容的取值范围大于600uF ，保险起见我们可以取标准值为2200uF 额定电压为50V 的点解电容。另外，由于实际电阻或电路
八路抢答器实验报告
电子工艺实习报告 1.实验内容： 学习电子工艺理论，包括焊接技术、常用器件和八路抢答器原理等等； 在练习板上进行焊接练习，包括至少四十个电阻（包括立式和卧式）、四十根导线（包括硬线和软线）；根据所学内容和所给材料焊接八路抢答器并验收。 2.实验目的： 初步了解和学习电子工艺的相关知识理论，通过实际焊接提高动手能力，加深对知识的理解，为以后的专业学习打好基础。 3.焊接技术： ·电烙铁分为外热式、内热式、恒温式和吸锡器电烙铁，握法分为正握法、反握法、握笔法三种。镀锡防止氧化，使用后保持电烙铁清洁挂 锡，以防再次加热时出现氧化。 ·焊料：易熔的金属合金又称焊锡丝，特点是熔点比被焊物的熔点低，450度以上称硬焊料，450度以下称软焊料。作用是将被焊物连接在 一起。 ·焊剂包括松香、焊油、镪水等，作用是清除被焊物表面氧化物及杂质，保证焊锡及被焊物之间发生合金反应。 ·焊接工艺要求：焊接的机械强度要足够；焊接可靠，保证导电性能良好；焊点表面要光滑清洁，不能出现焊点表面粗糙、拉尖、毛刺等现 象。 ·操作要领：焊接时烙铁与引线、印制板、铜箔之间的接触位置关系； 焊接的温度和时间要掌握好；焊接时被焊物要固定；焊料使用要适量，将焊锡丝和电烙铁同时作用于被焊物两端，当焊料的扩散范围达到要 求后，迅速拿开烙铁和焊锡丝，拿开焊锡丝的时间不得迟于拿开烙铁 的时间；焊点重焊时必须与上次的焊锡一同溶化，并溶为一体时才能 把电烙铁移开；剪掉多余引线。 ·拆焊：依据情况分为用烙铁直接解焊、采用专用工具、采用吸锡烙铁或吸锡器、利用铜丝编织的屏蔽线电缆或较粗的多股导线用为吸锡材 料等方法。 4.对元器件焊接要求： 遵循先小后大，先低后高，先轻后重，先内后外的原则；电阻标记方向一致、高低一致；电容标记方向要容易看，先焊无极性电容再焊有极性的；二极管正负极性一致、高低一致；集成芯片先弄清引脚顺序，再焊对角然后依次从左到右从上到下焊起，时间不超过3秒。 5.元器件的装配工艺及绘制电路板图： ·元器件的插装方法分为卧式和立式； ·布局布线：布置均匀，密度一致，横平竖直，不许斜排或交叉重排，避免相互干扰； ·上下级输出输入要紧接。 6.工业生产焊接技术：包括浸焊、波峰焊、再流焊。 7.焊接技术的发展。 8.元器件介绍：
温度测量控制系统的设计与制作实验报告(汇编)
北京电子科技学院 课程设计报告 ( 2010 – 2011年度第一学期) 名称：模拟电子技术课程设计 题目：温度测量控制系统的设计与制作 学号： 学生姓名： 指导教师： 成绩： 日期：2010年11月17日
目录 一、电子技术课程设计的目的与要求 (3) 二、课程设计名称及设计要求 (3) 三、总体设计思想 (3) 四、系统框图及简要说明 (4) 五、单元电路设计（原理、芯片、参数计算等） (4) 六、总体电路 (5) 七、仿真结果 (8) 八、实测结果分析 (9) 九、心得体会 (9) 附录I：元器件清单 (11) 附录II：multisim仿真图 (11) 附录III：参考文献 (11)
一、电子技术课程设计的目的与要求 （一）电子技术课程设计的目的 课程设计作为模拟电子技术课程的重要组成部分，目的是使学生进一步理解课程内容，基本掌握电子系统设计和调试的方法，增加集成电路应用知识，培养学生实际动手能力以及分析、解决问题的能力。 按照本专业培养方案要求，在学完专业基础课模拟电子技术课程后，应进行课程设计，其目的是使学生更好地巩固和加深对基础知识的理解，学会设计小型电子系统的方法，独立完成系统设计及调试，增强学生理论联系实际的能力，提高学生电路分析和设计能力。通过实践教学引导学生在理论指导下有所创新，为专业课的学习和日后工程实践奠定基础。 （二）电子技术课程设计的要求 1．教学基本要求 要求学生独立完成选题设计，掌握数字系统设计方法；完成系统的组装及调试工作；在课程设计中要注重培养工程质量意识，按要求写出课程设计报告。 教师应事先准备好课程设计任务书、指导学生查阅有关资料，安排适当的时间进行答疑，帮助学生解决课程设计过程中的问题。 2．能力培养要求 （1）通过查阅手册和有关文献资料培养学生独立分析和解决实际问题的能力。 （2）通过实际电路方案的分析比较、设计计算、元件选取、安装调试等环节，掌握简单实用电路的分析方法和工程设计方法。 （3）掌握常用仪器设备的使用方法，学会简单的实验调试，提高动手能力。 （4）综合应用课程中学到的理论知识去独立完成一个设计任务。 （5）培养严肃认真的工作作风和严谨的科学态度。 二、课程设计名称及设计要求 （一）课程设计名称 设计题目：温度测量控制系统的设计与制作 （二）课程设计要求 1、设计任务 要求设计制作一个可以测量温度的测量控制系统，测量温度范围：室温0～50℃，测量精度±1℃。 2、技术指标及要求： （1）当温度在室温0℃～50℃之间变化时，系统输出端1相应在0～5V之间变化。 （2）当输出端1电压大于3V时，输出端2为低电平；当输出端1小于2V时，输出端2为高电平。 输出端1电压小于3V并大于2V时，输出端2保持不变。 三、总体设计思想 使用温度传感器完成系统设计中将实现温度信号转化为电压信号这一要求，该器件具有良好的线性和互换性,测量精度高,并具有消除电源波动的特性。因此，我们可以利用它的这些特性，实现从温度到电流的转化；但是，又考虑到温度传感器应用在电路中后，相当于电流源的作用，产生的是电流信号，所以，应用一个接地电阻使电流信号在传输过程中转化为电压信号。接下来应该是对产生电压信号的传输与调整，这里要用到电压跟随器、加减运算电路，这些电路的实现都离不开集成运放对信号进行运算以及电位器对电压调节，所以选用了集成运放LM324和电位器；最后为实现技术指标（当输出端1电压大于3V时，输出端2为低电平；当输出端1小于2V时，输出端2为高电平。输出端1电压小于3V并大于2V时，输出端2保持不变。）中的要求，选用了555定时器LM555CM。 通过以上分析，电路的总体设计思想就明确了，即我们使用温度传感器AD590将温度转化成电压信号，然后通过一系列的集成运放电路，使表示温度的电压放大，从而线性地落在0～5V这个区间里。最后通过一个555设计的电路实现当输出电压在2与3V这两点上实现输出高低电平的变化。
数字系统设计软件实验报告
实验一QuartusⅡ9.1软件的使用 一、实验目的： 1、通过实现书上的例子，掌握QUARTUSII9.1软件的使用； 2、编程实现3-8译码电路以掌握VHDL组合逻辑的设计以及QUARTUSII9.1软件的使用。 二、实验流程： 1、仔细阅读书上的操作指南，学会在QuartusⅡ9.1中创建新的工程，创建过程如下所示： 1）、建立新设计项目： ①启动QuartusⅡ9.1软件，在软件的管理器窗口选File下拉菜单，即File→New Project Wizard，则出现新建工程向导窗口。如下所示： ②点击Next按钮，将弹出新建工程设置窗口，如下图所示。在新建工程设置窗口中设置好工程的存放路径、工程名称等。
③点击Next进入添加文件窗口，如下图。由于尚未创建文件，跳过该步骤。 ④点击Next按钮，进入选择目标芯片窗口。在这里我们选择Cyclone系列的EP1C6Q240C8，如下图：
⑤点击Next按钮，进入EDA工具设置窗口，通常选择默认的“None”，表示选择QuartusⅡ自带的仿真器和综合器。如下图： ⑥点击Next按钮，弹出New Project Wizard概要对话框，在这个窗口中列出了所有前面设置的结果。若有错误则点击Back回去修改，否则点击Finish结束，即完成新工程的设定工作。如下图：
2）、文本设计输入： ①在QuartusⅡ主界面菜单栏中选择File下拉菜单中的New，弹出新建设计文件窗口，选择VHDL File项，点击OK按钮即可打开VHDL文本编辑窗口，其默认文件名为“Vhdl.vhd”。 ②出现文本编辑窗口后，我们可以直接在空白界面中键入所设计的VHDL文本。这时我们将书本中的程序输入到文本编辑环境中去。程序如下： library IEEE; use IEEE.std_logic_1164.all; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(clk,load,en:in std_logic; data_in:in std_logic_vector(3 downto 0); seg:out std_logic_vector(6 downto 0)); end count10; architecture beha of count10 is signal qout:std_logic_vector(3 downto 0); signal q_temp:std_logic_vector(3 downto 0); begin process(clk,load) begin
八路抢答器实验报告
八路抢答器设计与制作 一、电路功能 1．主持人控制抢答器工作。 2．抢答有效时间为主持人按下按键后5秒内，其他时间按动抢答键无效。 3．抢答选手编号为0、1、2、3、4、5、6、7。抢答开始后，若五秒内有人抢答，则由LED数码管显示最先抢答选手编号，否则无显示。 4．抢答开始后由蜂鸣器发出5声1秒的提示音，若在5秒内有人抢答，蜂鸣器立刻停止提示音。并显示抢答选手编号。 二、电路基本参数 输入电压Vcc=5v 三、电路原理框图 图3-1 八路抢答器组成电路 四、设计要求 5．有八个抢答按键，一个主持人控制按键。 6．抢答有效时间为主持人按下按键后5秒内，其他时间按动抢答键无效。 7．抢答选手编号为0、1、2、3、4、5、6、7。抢答开始后，若五秒内有人抢答，则由LED数码管显示最先抢答选手编号，否则无显示。 8．抢答开始后由蜂鸣器发出5声1秒的提示音，若在5秒内有人抢答，蜂鸣器立刻停止提示音。
五、 电路原理图及工作原理介绍 电路原理图如图2-1所示。 图2-1八路抢答器原理图 图中70K K -为8个抢答按键。74LS148为8线/3线优先编码器，其逻辑功能如表2-1所示。8路输入信号70D D -以及编码输出信号70A A -均为负逻辑。EI 为使能控制端，低电平有效，当EI=0时，正常编码，否则所有输出端均为高电平。当EI=0时，且70D D -有输出时，0s =G ，否则1s =G ，可见GS 为低电平时74LS148正常编码且有输入。当EI=0时，且70D D -无输入时，EO=0,可见EO 为低电平时表示74LS148正常编码且无输入。 74LS279为4RS 触发器，输入信号低电平有效。其中，第一和第三RS 触发器有两个置1端。看8K 为主持人控制键，按下8K 将第一至第三RS 触发器复位，将第四RS 触发器置1。在正常抢答期间，74LS279作为锁存器，将编码输出70A A -和GS 锁存，其中02A A -反相输出，从而将负逻辑编码变为正逻辑，GS 同相输出。最后，编码信号经7段显示译码器74LS48译码由LED 显示抢答选手编号。74LS48内部有2K 上拉电阻，可直接驱动共阴LED ，不需要串联限流电阻。 由555定时器构成多谐振荡电路，震荡周期S C R R T 1)(7.011110≈+=,占空比 %7.66211 1011 10≈++= R R R R D 。该信号既是倒计数电路的时钟脉冲，又是蜂鸣器的发声的 定时脉冲。由74LS192构成5秒倒计时电路。主持人按下8K 时，计数器置为6，然后开始倒计数，经6个脉冲后，计数值为0，以后保持0不变，除非主持人再次按下8K 置数，因为计数器最高输出D Q 端与异步清零端CLR 相连，当计数器为0时若继续倒计数，则D Q =1，使计数器清零。 主持人按下按键8K 复位后，计数器输出为6，前5个计数脉冲到来后，计数器输出分别为5、4、3、2、1，或门1G 输出高电平，若无人抢答，则与非门2G 打开，时钟
电子电路综合设计实验报告
电子电路综合设计实验报告 实验5自动增益控制电路的设计与实现 学号: 班序号:
一. 实验名称： 自动增益控制电路的设计与实现 二.实验摘要： 在处理输入的模拟信号时，经常会遇到通信信道或传感器衰减强度大幅变化的情况; 另外，在其他应用中，也经常有多个信号频谱结构和动态围大体相似，而最大波幅却相差甚多的现象。很多时候系统会遇到不可预知的信号，导致因为非重复性事件而丢失数据。此时，可以使用带AGC（自动增益控制）的自适应前置放大器，使增益能随信号强弱而自动调整，以保持输出相对稳定。 自动增益控制电路的功能是在输入信号幅度变化较大时，能使输出信号幅度稳定不变或限制在一个很小围变化的特殊功能电路，简称为AGC 电路。本实验采用短路双极晶体管直接进行小信号控制的方法，简单有效地实现AGC功能。 关键词：自动增益控制，直流耦合互补级，可变衰减，反馈电路。 三.设计任务要求 1. 基本要求： 1）设计实现一个AGC电路，设计指标以及给定条件为： 输入信号0.5?50mVrm§ 输出信号：0.5?1.5Vrms; 信号带宽：100?5KHz； 2）设计该电路的电源电路（不要际搭建）,用PROTE软件绘制完整的电路原理图（SCH及印制电路板图（PCB 2. 提高要求： 1）设计一种采用其他方式的AGC电路； 2）采用麦克风作为输入，8 Q喇叭作为输出的完整音频系统。 3. 探究要求： 1）如何设计具有更宽输入电压围的AGC电路； 2）测试AGC电路中的总谐波失真（THD及如何有效的降低THD 四.设计思路和总体结构框图 AGC电路的实现有反馈控制、前馈控制和混合控制等三种，典型的反馈控制AGC由可变增益放大器（VGA以及检波整流控制组成（如图1），该实验电路中使用了一个短路双极晶体管直接进行小信号控制的方法，从而相对简单而有效实现预通道AGC的功能。如图2,可变分压器由一个固定电阻R和一个可变电阻构成，控制信号的交流振幅。可变电阻采用基极-集电极短路方式的双极性晶体管微分电阻实现为改变Q1电阻，可从一个由电压源V REG和大阻值电阻F2组成的直流源直接向短路晶体管注入电流。为防止Rb影响电路的交流电压传输特性。R2的阻值必须远大于R1。