当前位置：文档库 › 触发器、移位寄存器实验

触发器、移位寄存器实验

一、实验目的

1、掌握各类触发器的触发方式、逻辑功能及原理。

2、学会基本SR 触发器的应用。

3、观察不同触发方式下的触发器的动态。

4、熟悉移位寄存器的电路结构及工作原理。

5、掌握中规模集成移位寄存器74LS194的逻辑功能及使用方法。

6、学习移位寄存器的应用。二、实验所用仪器和芯片 1、二输入四与非门 74LS00 1片 2、双D 触发器 74LS74 2片 3、四位双向通用移位寄存器 74LS194 2片 4、TEC-5(TDS-2)实验系统 1台四、实验内容

1、用1片74LS00构成一个基本的SR 触发器。

将S 和R 端接到开关，输出接到发光二极管。拨动开关，观察输出情况。

2、移位寄存器

用两片74LS74双D 触发器构成右移寄存器。按下图接线（这只是其中一种接线方式，大家可以根据自己的方法设计接线图），将4个D 触发器构成右移寄存器，然后存入1011四位数据（自己设计存入步骤）。

D CLR SET

CLR

SET

VCC

CLK

D 0Q 3

Q 2

Q 1

Q 0

3、右移环形计数器。

用两片74LS74双D触发器构成右移寄存器，连线方法参照上题。先将寄存器预置成Q3Q2Q1Q0=0001，然后在CLK端输入单次脉冲，移位寄存器实现移位功能，根据输出端发光二极管的亮和暗观察移位寄存器的移位情况（画出连接图）。

4、双向移位寄存器74LS194的逻辑功能测试

移位寄存器能实现二进制数码的移位，它由触发器连接而成，具有左移、右移、保持、并行输入/输出及串行输入/输出等多种功能的移位寄存器成为多功能双向移位寄存器。本实验采用的中规模集成电路74LS194就是多功能的四位双向移位寄存器。

设计验证电路与表格，输入端接逻辑开关，D3~D0接数据开关，Q3~Q0接发光二极管，验证74LS194寄存器的双向移位功能和其他逻辑功能。

5、串/并行转换器.

用两片74LS194构成8位串并行转换器电路，并验证其正确性

①串行输入、并行输出

进行右移串入、并出的实验，串行数码自定，表格自拟，记录之。

②并行输入、串行输出

进行右移并入、串出的实验，并行数码自定，表格自拟，记录之。

要求：画出逻辑图，并标明连接线路管脚号

备注：关于各种芯片的引脚图及各引脚的功能，请大家自己课本后面的附录以及通过网络来完成。

寄存器实验报告

一、实验目的 1. 了解寄存器的分类方法，掌握各种寄存器的工作原理； 2. 学习使用V erilog HDL 语言设计两种类型的寄存器。二、实验设备 PC 微机一台，TD-EDA 实验箱一台，SOPC 开发板一块。三、实验内容寄存器中二进制数的位可以用两种方式移入或移出寄存器。第一种方法是以串行的方式将数据每次移动一位，这种方法称之为串行移位(Serial Shifting)，线路较少，但耗费时间较多。第二种方法是以并行的方式将数据同时移动，这种方法称之为并行移位(Parallel Shifting)，线路较为复杂，但是数据传送的速度较快。因此，按照数据进出移位寄存器的方式，可以将移位寄存器分为四种类型：串行输入串行输出移位寄存器(Serial In- Serial Out)、串行输入并行输出移位寄存器(Serial In- Parallel Out)、并行输入串行输出移位寄存器(Parallel In- Serial Out)、并行输入并行输出移位寄存器(Parallel In-Parallel Out)。本实验使用V erilog HDL 语言设计一个八位并行输入串行输出右移移位寄存器(Parallel In- Serial Out)和一个八位串行输入并行输出寄存器(Serial In- Parallel Out)，分别进行仿真、引脚分配并下载到电路板进行功能验证。四、实验步骤 1．并行输入串行输出移位寄存器实验步骤 1）. 运行Quartus II 软件，选择File New Project Wizard 菜单，工程名称及顶层文件名称为SHIFT8R，器件设置对话框中选择Cyclone 系列EP1C6Q240C8 芯片，建立新工程。 2.) 选择File New 菜单，创建V erilog HDL 描述语言设计文件，打开文本编辑器界面。 3.) 在文本编辑器界面中编写V erilog HDL 程序，源程序如下： module SHFIT8R(din,r_st,clk,load,dout); input [7:0]din; input clk,r_st,load; output dout; reg dout; reg [7:0]tmp; always @(posedge clk) if(!r_st) begin dout<=0; end else begin if(load) begin tmp=din; end else

数据库实验报告(7)-触发器

桂林航天工业学院学生实验报告实验七实验名称触发器实验日期2019.11.12 实验目的 1.了解触发器的基本原理，掌握创建触发器的方法。 2.掌握修改和删除触发器的方法，能够设计简单的触发器。实验内容触发器实验方法及步骤 1、创建一个触发器InsStud，当向student表插入一条记录时，同时把该记录插入到关系student2。 CREATE TRIGGER InsStud on student FOR INSERT AS insert into student2 select*from inserted 2、向student表中插入一条记录('201215130','张三','男',20,'CS')，查看student和student2表中记录的变化是什么？ student和student2表中都能插入('201215130','张三','男',20,'CS')这条记录 insert student values('201215130','张三','男',20,'CS'); select*from student select*from student2 3、创建一个触发器DelStud，当向student表删除一条记录时，同时把该记录从student2表删除掉。

CREATE TRIGGER DelStud on student FOR delete AS delete student2 select*from deleted 4、删除student表中的sno为201215130的元组，同时查看student2表中元组的变化是什么？ student和student2表中都能删除('201215130','张三','男',20,'CS')这条记录。 delete student where sno='201215130' select*from student select*from student2 5、为course表创建一个名为del_rollback_tr的DELETE触发器，该触发器的作用是禁止删除course表中的记录。 CREATE TRIGGER del_rollback_tr on course FOR delete AS if (exists(select*from deleted)) rollback insert course values('8','张','5',2); delete course where cno='8'

触发器功能的模拟实现实验报告-

武汉轻工大学数学与计算机学院数字逻辑实验报告学校：武汉轻工大学院系：数学与计算机学院班级：计算机类1304班姓名：田恒学号： 1305110089 指导老师：刘昌华 2014年12月10日

目录 1、实验名称 2、实验目的 3、实验原理 4、实验环境 5、实验内容一、DFF仿真分析二、“维持阻塞”型DFF仿真分析三、思考练习四、故障排除五、实验总结

【实验名称】触发器功能的模拟实现【实验目的】学习时序电路的设计，了解基本触发器的功能，利用QuartusII软件的原理图输入，设计一个钟控R-S触发器形成的D触发器和边沿触发型D触发器，并验证其功能。【实验原理】（1）钟控R-S触发器，在时钟信号作用期间，当输入R、S同时为1时，触发器会出现状态不稳定现象。为了解决这个问题，对钟控R-S触发器的控制电路进行修改，用G4门的输出信号替换G3门的S输入信号，将剩下的输入R记作D，就形成只有一个输入端的D触发器。（2）在上述D触发器的基础上增加“维持”、“阻塞”结构，从而形成“维持阻塞”型D触发器。

【实验环境】PC机（Windows xp,QuartusII）【实验内容】QuartusII开发数字电路的设计流程完成DFF和“维持阻塞”型D触发器的原理设计输入，编译仿真和波形仿真。一、DFF仿真分析： step1、启动QuartusII Step2、建立工作库目录文件夹以便设计工程项目的存储 Step3、输入设计：根据上部原理图完成原理图文件，截图如下： Step4、单击存盘命令新建工程 Step5、编译综合 Step6、仿真测试 Step7、仿真结果

数字电路实验6移位寄存器的应用

实验报告课程名称：数字电路实验第 6 次实验实验名称：移位寄存器的应用实验时间：2012 年 5 月7 日实验地点：组号学号：姓名：指导教师：评定成绩：

《数字电路与系统设计》实验指导书 1 实验六移位寄存器应用一、实验目的： 1．了解寄存器的基本结构。 2．掌握74LS194移位寄存器的逻辑功能。 3．学习中规模移位寄存器的应用。二、实验仪器：三、实验原理：数据的存储和移动是数字信号的一种常见运作，能实现这种动作的是数据寄存器和移位寄存器，它们同计数器一样也是数字电路中不可缺少的基本逻辑器件。数据寄存器有两类结构，一类是由多个钟控D锁存器组成的，另一类是由多个钟控D触发器组成的。数据寄存器的数据的输入和输出都是并行的。移位寄存器的结构也是由多个触发器级联的，其数据不仅可以存储，还可以左移或右移。移位寄存器的数据的输入和输出都有串行和并行之分，数据的动作受公共时钟信号的控制，也就是同步工作的。 4位双向移位寄存器74LS194A为TTL双极型数字集成逻辑电路，外形为双列直插，它具有清除、左移、右移、并行送数和保持等多种功能，是一种功能比较全的中规模移位寄存器，图6-1是引脚排列图，逻辑符号如图6-2所示，74LS194A的功能表见表6-1。

《数字电路与系统设计》实验指导书 2 移位寄存器的最直接应用是数据的串/并转换，图6-3和图6-4就是简单的实例。在图6-3中M1M0=01，表示数据可以右移，首先清零端输入一个负脉冲，使Q1Q2Q3Q4=0，在单脉冲CP的作用下，右移输入端D R依次串入数据，4个CP后就可在4个输出端Q1Q2Q3Q4得到并行数据。在图6-4中首先M1M0=11，在单脉冲CP的作用下，4位数据并行输入到移存器，然后使M1M0=10，表示数据可以左移，左移输入端D L=1时，在单脉冲CP的作用下，数据依次从Q1端输出，空缺位被1（D L）填补。4个CP 后，原4位并入的数据全被移出，这时候Q1Q2Q3Q4=1111。

计数器和移位寄存器设计仿真实验报告.

实验四典型时序电路的功能测试与综合仿真报告 15291204张智博一．74LS290构成的24位计数器方法：第一片74290的Q3与第二片的INB相连，R01，R02相连，INA，R91,R92悬空构成24位计数器。50Hz，5v方波电压源提供时钟信号，用白炽灯显示输出信号。实验电路：实验现象：

输出由000000变为000001，000010，000011，000100，001000，001001，001010，001011，001100，010001，010000，010010，010011，010100，011000，011001，011010，011011，011100，100000，100001，100010，100011，100100，最终又回到000000，实现一次进位。二．74LS161构成的24位计数器方法：运用多次置零法用两片74LS161构成了24位计数器，两片计数器的时钟信号都由方波电压源提供，第一片芯片的Q3和第二片芯片的Q0通过与非门，构成两个74LS161的LOAD信号，第一片的CO接第二片的ENT，其他ENT和ENP接Vcc（5v）。输出接白炽灯。电路图：实验现象：以下为1—24的计数过程

三．74LS194构成的8位双向移位寄存器方法：通过两片194级联，控制MA,MB的值，来控制左右移动实验电路由两片74LS194芯片构成。两个Ma接在一起，两个Mb接在一起，第一片的Dr，第二片的Dl，分别通过开关接到Vcc（5v）上。第一片的Q3接到第二片的Dr，第二片的Q0接到第一片的Dl。8个输出端分别接白炽灯。实验电路：

移位寄存器及其应用

移位寄存器及其应用一、实验目的 1、掌握移位寄存器CC40194的逻辑功能与使用方法， 2、了解移位寄存器的使用—实现数据的串行，并行转换和构成环形计数器； 3、进一步掌握用示波器观察多个波形时序关系的方法。二、实验仪器及材料 1. 数电实验箱、双踪示波器、数字万用表。 2. 元件：CC40194两片、 74HC125两片， 74LS20一片。三、实验原理 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图所示: 2、移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如下图所示

(2）实现数据串、并转换 1、串行/并行转换器串行/并行转换是指串行输入的数据，经过转换电路之后变成并行输出。下面是用两片74LS194构成的七位串行/并行转换电路。 2、并行/串行转换是指并行输入的数据，经过转换电路之后变成串行输出。对于中规模的集成移位寄存器，其位数往往以4 位居多，当所需要的位数多于4位时，可以把几片集成移位寄存器用级连的方法来扩展位数。四、实验内容 1、按照以下实验电路图测试移位寄存器CC40194的逻辑功能。Q0~Q3接LED 显示，CP 接手动单次脉冲或1Hz 正方波，M1、M0接数据开关实验得到的逻辑功能表为 2、参照上图组装移位寄存器。Q0~Q3接LED 显示，选单次手动脉冲或1Hz 正方波作为CP 输入，观察数据的循环过程。将CP 改为1kHz 的正方波，用示波器观察并记录CP 、Q0~Q3的波形。电路图如下输入为1kHz 及输出端Q 0、Q 1 Q 2 Q 3波形的波形图：（3）设计下图所示的串行移位器，然后组装、测试电路的逻辑功能，三态门74HC125的输

实验五触发器及其应用(仿真)一、实验目的

实验五触发器及其应用（仿真）一、实验目的 1．掌握JK 触发器和D 触发器的逻辑功能。 2．掌握触发器相互转换的方法。 3．掌握集成JK 触发器和集成D 触发器的使用方法。二、实验相关知识 1．JK 触发器数字集成触发器74112内部有两个独立的下降沿触发的JK 触发器，其逻辑符号和仿真元件引线排列如图5-1所示。 CLR 是异步置0端D R ， PRE 是异步置1端D S 。特性方程是： 2．D 触发器数字集成触发器7474内部有两个独立的上升沿触发的D 触发器，其逻辑符号和仿真元件引线排列如图5-2所示。其特点是次态（Q n+1）输出仅取决于CP 上升沿到达时D 端输入信号的状态，而与在此以前或以后D 的状态无关。其特性方程是： Q n+1 = D 三、实验预习要求与思考 1．阅读实验相关知识。 2．按要求设计“实验内容”中的电路，画出逻辑图。 n n n Q K Q J Q 1 （b ）仿真元件引线排列（a ）逻辑符号图5-1 74112的逻辑符号和仿真元件引线排列 1J C1 1K Q ＞ J CP K R D S D R S Q （a ）逻辑符号（b ）仿真元件引线排列图5-2 7474的逻辑符号和仿真元件引线排列

四、实验内容 1．设计电路验证JK触发器74112的逻辑功能。建议示波器A通道接时钟脉冲、B通道接输出端Q，Q 和Q端接指示灯。表5-1 JK触发器逻辑功能验证表（1）由表5-1可以得出PRE’和CLR’的优先级哪个高？（2）由表5-1可以得出JK触发器的特性方程：。 2．设计电路验证D触发器7474的逻辑功能。建议示波器A通道接时钟脉冲、B通道接输出端Q，Q 和Q端接指示灯。表5-2 D触发器逻辑功能验证表（1）比较7474和74112的复位、置位端的异同。（2）由表5-2可以得出D触发器的特性方程：。 3．比较D触发器、JK触发器逻辑表达式，用适当的逻辑门实现D触发器与JK触发器的逻辑功能互相转换，并验证之。 4．任选一种触发器设计一个四人抢答器。要求当四人中任一人先按下开关后，有LED指示，其他人再按开关无效；复位后又可正常工作。画出原理图，仿真验证。提示：利用复位端清零，抢答者的起始端接地，抢答成功者先按下开关时，D由0变1，Q变为高电平，同时用Q的反，通过与非门封锁其他人的抢答开关。

实验六移位寄存器的设计

实验六移位寄存器的设计一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。二、实验预习要求 1、复习有关寄存器及串行、并行转换器有关内容。 2、查阅CC40194、CC4011及CC4068 逻辑线路。熟悉其逻辑功能及引脚排列。 3、在对CC40194进行送数后，若要使输出端改成另外的数码，是否一定要使寄存器清零？ 4、使寄存器清零，除采用R C输入低电平外，可否采用右移或左移的方法？可否使用并行送数法？若可行，如何进行操作？ 5、若进行循环左移，图6－4接线应如何改接？ 6、画出用两片CC40194构成的七位左移串 /并行转换器线路。 7、画出用两片CC40194构成的七位左移并 /串行转换器线路。三、实验设备及器件 1、＋5V直流电源 2、单次脉冲源 3、逻辑电平开关 4、逻辑电平显示器 5、CC40194×2（74LS194）CC4011(74LS00) CC4068(74LS30) 四、设计方法与参考资料 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图6－1所示。其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输 C为直接无条件清零端；入端，S L为左移串行输入端；S1、S0为操作模式控制端；R

大数据库实验6触发器实验报告材料

淮海工学院计算机工程学院实验报告书课程名：《数据库原理及应用》题目：存储过程和触发器班级：软件132 学号： 2013122907 姓名：孙莹莹评语：成绩：指导教师：批阅时间：年月日

一．目的与要求 1.掌握存储过程的创建方法； 2.掌握存储过程的执行、修改和删除等操作； 3.掌握触发器的创建方法； 4.掌握触发器的使用、修改和删除等相关内容二．实验内容基于前面建立的factory数据库，使用T-SQL语句完成如下各小题的功能： 1.创建一个为worker表添加职工记录的存储过程Addworker； 2.创建一个存储过程Delworker删除worker表中指定职工号的记录。 3.显示存储过程Delworker； 4.删除存储过程Addworker和Delworker. 三．实验步骤 1 . (1)建立存储过程 USE factory GO CREATE PROCEDURE Addworker @no int=NULL, @name char(10)=NULL, @sex char(2)=NULL, @birthday datetime=NULL, @na char(2)=NULL, @wtime datetime=NULL, @depno int=NULL AS IF @no IS NULL OR @name IS NULL OR @sex IS NULL OR @birthday IS NULL OR @depno IS NULL BEGIN PRINT '请重新输入该职工信息！' PRINT '你必须提供职工号、姓名、性别、出生日期、部门号' RETURN END BEGIN TRANSACTION INSERT INTO worker VALUES(@no,@name,@sex,@birthday,@na,@wtime,@depno) IF @@error<>0 BEGIN ROLLBACK TRAN RETURN END

基本RS触发器实验

第5章基本RS触发器 5.同步触发器（同步RS触发器）目的与要求： 1 掌握时序电路的定义、分类、触发器的特点。 2 掌握基本RS触发器的电路结构、工作原理、逻辑功能。 3 掌握同步RS触发器的工作原理、逻辑功能。 4 掌握触发器逻辑功能的表示方法。 5 掌握时序电路的一些基本概念。重点与难点：1 基本概念要正确建立。难点：现态、次态、不定状态的正确理解。 2 基本RS触发器的逻辑功能、触发方式。 5.1概述一、触发器的概念复习：组合电路的定义？构成其电路的门电路有何特点？组合电路与时序电路的区别？门电路：在某一时刻的输出信号完全取决于该时刻的输入信号，没有记忆作用。触发器：具有记忆功能的基本逻辑电路，能存储二进制信息（数字信息）。触发器有三个基本特性：（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转），已转换的稳定状态可长期保持下来，这就使得触发器能够记忆二进制信息，常用作二进制存储单元。（3）有两个互补输出端，分别用Q和Q 二、触发器的逻辑功能描述：特性表、激励表（又称驱动表）、特性方程、状态转换图和波形图（又称时序图）三、触发器的分类：根据逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和触发器等。触发方式不同：电平触发器、边沿触发器和主从触发器等。电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。 5.2 触发器的基本形式 5.2.1 基本RS触发器一、由与非门组成的基本RS触发器 1．电路结构电路组成：两个与非门输入和输出交叉耦合（反馈延时）。逻辑图如图（a）所示。逻辑符号如图（b）所示。

实验五存储过程和触发器的定义和使用3

实验五存储过程和触发器的定义和使用一、实验目的 1、掌握局部变量、全局变量、流程控制语句的使用方法 2、了解存储过程的类型和作用，并掌握使用对象资源管理器和Transact-SQL语句创建存储过程的方法及使用方法。 3、理解触发器的特点和作用，并掌握使用Transact-SQL语言创建触发器的方法二、实验内容 1.在学生成绩库中中有如下各表：学生表（Student）学号姓名性别出生日期专业所在系联系电话020101杨颖01980-7-20计算机应用计算机88297147 020102方露露01981-1-15信息管理计算机88297147 020103俞奇军11980-2-20信息管理计算机88297151 020104胡国强11980-11-7信息管理计算机88297151 020105薛冰11980-7-29水利工程水利系88297152 020201秦盈飞01981-3-10电子商务经济系88297161 020202董含静01980-9-25电子商务经济系88297062 020203陈伟11980-8-7电子商务经济系88297171 020204陈新江11980-7-20房建水利系88297171 create database学生成绩数据库 create table Student ( 学号Char(6)not null, 姓名Char(8)not null, 性别Bit not null, 出生日期smalldatetime, 专业Char(10), 所在系Char(10), 联系电话Char(11)null ) 课程表（Course）课程号课程名教师开课学期学时学分 101计算机原理陈红2453 102计算方法王颐3453 103操作系统徐格2604 104数据库原理及应用应对刚3755 105网络基础吴江江4453 106高等数学孙中文1906 107英语陈刚1906 108VB程序设计赵红韦3705

实验二D触发器的设计和仿真

实验报告哈尔滨工程大学教务处制实验二 D触发器的设计和仿真一、实验目的 1、学习模拟数字电路单元的基本设计方法。 2、学习Cadence工具下电路设计的基本操作和方法。 3、学习Sprectre工具的仿真操作方法。二、实验内容

本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。实验内容包括：完成反相器、与非门、传输门电路的设计和仿真验证；完成各个单元电路symbol的建立；利用建立的单元电路symbol完成D触发器电路的设计和仿真；分析仿真结果。该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。三、实验步骤 1、登陆到UNIX系统。在登陆界面，输入用户名和密码，用户名和密码都为学生学号。 2、Cadence的启动。启动Cadence软件的命令有很多，不同的启动命令可以启动不同的工具集，常用的启动命令有icfb,icca等，也可以单独启动单个工具。 3、原理图的输入。（1）Composer的启动。在CIW窗口新建一个单元的Schematic 视图。（2）添加器件。在comparator schematic窗口点击Add-Instance 或者直接点i,就可以选择所需的器件。（3）添加连线。执行Add-Wire，将需要连接的部分用线连接起来。（4）添加管脚。执行Add-Pin和直接点p，弹出添加管脚界面。（5）添加线名。为设计中某些连线添加有意义的名称有助于在

波形显示窗口中显出该条线的信号名称，也可以帮助检查电路错误。点击Add-Wire Name，弹出新窗口，为输入输出线添加名称。为四端的MOS器件的衬底添加名称vdd！或gnd！，其中！表示全局变量。（6）添加电源信号。选择Vdd和Gnd的symbol各一个，在两个symbol之间连接一个vdc，设置直流电压5V。（6）保存并检查。点击schematic窗口上的Check and Save按钮，察看是否有警告或者错误。如果有，察看CIW窗口的提示。 4、电路仿真。（1）启动模拟仿真环境。在comparator schematic窗口，选择Tools-Analog Environment，弹出模拟仿真环境界面。（2）选择仿真器。在仿真窗口，选择Setup-Simulator/Directory/Host，设置仿真器为spectre，然后点击OK。（3）设置模型库。（4）设置分析类型。在仿真窗口，点击Choose Analyses按钮，弹出Choose Analyses窗口，该窗口中列出了各种仿真类型，在本实验中只需进行瞬态仿真，所以选择tran，时间设为3um。（5）设置设计变量，在仿真窗口中，点击Edit Variables 按钮，弹出变量设置窗口，点击Copy From按钮，整个设计本扫描一遍，设计中的各个变量被列出来。（6）创建网表。选择Simulation-Netlist-Create，产生了该设计的网表。（7）设置波形显示工具。Cadence中有两种波形显示工具：AWD

存储过程和触发器(数据库实验5)

数据库基础与实践实验报告实验五存储过程和触发器班级：惠普测试142 学号：1408090213 姓名：闫伟明日期：2016-11-14

1 实验目的： 1)掌握SQL进行存储过程创建和调用的方法； 2)掌握SQL进行触发器定义的方法，理解触发器的工作原理； 3)掌握触发器禁用和重新启用的方法。 2 实验平台：操作系统：Windows xp。实验环境：SQL Server 2000以上版本。 3 实验内容与步骤利用实验一创建的sch_id数据库完成下列实验内容。 1.创建存储过程JSXX_PROC，调用该存储过程时可显示各任课教师姓名及其所教课程名称。存储过程定义代码： CREATE PROCEDURE JSXX_PROC AS SELECT tn 教师姓名,cn 所教课程FROM T,TC,C WHERE T.tno=TC.tno AND https://www.wendangku.net/doc/b415492113.html,o=https://www.wendangku.net/doc/b415492113.html,o 存储过程执行语句与执行结果截图： EXECUTE JSXX_PROC 2.创建存储过程XM_PROC，该存储过程可根据输入参数（学生姓名）查询并显示该学生的学号、所学课程名称和成绩；如果没有该姓名学生，则提示“无该姓名的同学”。存储过程定义代码：

CREATE PROCEDURE XM_PROC @sname VARCHAR(100) AS BEGIN IF EXISTS(SELECT NULL FROM S WHERE sn=@sname) SELECT S.sno 学号,cn 课程,score 成绩FROM S,SC,C WHERE https://www.wendangku.net/doc/b415492113.html,o=https://www.wendangku.net/doc/b415492113.html,o AND SC.sno=S.sno AND S.sn=@sname ELSE PRINT'无该姓名的同学。' END 运行截图： 3.创建存储过程XBNL_PROC，该存储过程可根据输入参数（专业名词，默认值为计算机专业），统计并显示该专业各年龄段男、女生人数。如果没有该专业，则显示“无此专业”。存储过程定义代码： CREATE PROCEDURE XBNL_PROC @departName VARCHAR(30)='计算机', @begin INT, @end INT AS

实验七触发器的仿真

实验七触发器的仿真实验目的 1．用逻辑图和VHDL语言设计D锁存器，并进行仿真与分析； 2．参看Maxplus中器件7474（边沿D触发器）的逻辑功能，用VHDL语言设计边沿触发式D触发器，并进行仿真与分析。 3．参看Maxplus中器件7476（边沿JK触发器）的逻辑功能，用VHDL语言设计边沿触发式JK触发器，并进行仿真与分析。 1．D锁存器（D Latch）实验设计思想使能端EN输入为1时，输出Q与输入D值相同；使能端EN输入为0时，输出Q保持不变。实验原理图实验VHDL源程序 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ex71 IS PORT( C,D:IN STD_LOGIC; Q,QN:BUFFER STD_LOGIC); END ex71; architecture bhv OF ex71 IS BEGIN PROCESS(C,D,Q) BEGIN IF (C='1') THEN Q<=D;ELSE Q<=Q;END IF; QN<=NOT Q; END PROCESS; END bhv; 实验波形仿真

Preset , Clear and Complementary Outputs）实验原理图

实验VHDL源程序 library ieee; use ieee.std_logic_1164.all; entity ex72 is port( D,CLK,PR_L,CLR_L:IN std_logic; Q,QN:out std_logic); end ex72; architecture vhb of ex72 is signal PR,CLR:STD_LOGIC; BEGIN process(CLR_L,CLR,PR_L,PR,CLK) begin PR<=not PR_L;CLR<=not CLR_L; if(CLR AND PR)='1'then Q<='1';QN<='1'; elsif CLR='1' then Q<='0';QN<='1'; elsif PR='1'then Q<='1';QN<='0'; elsif (CLK'event and CLK='1')then Q<=D;QN<=not D; end if; end process; end vhb; 实验波形仿真

数据库存储器与触发器实验报告(互联网+)

南昌航空大学实验报告二0一七年 5 月 3 日课程名称：数据库概论实验名称：存储器与触发器班级：xxx 姓名：xxx 同组人：指导教师评定：签名：一、实验环境 1．Windows2000或以上版本； 2．SQLServer2000或2005。二、实验目的 1．掌握存储过程的创建，修改，使用，删除； 2．掌握触发器的创建，修改，使用，删除。三、实验步骤及参考源代码 1.创建过程代码： CREATE PROCEDURE C_P_Proc(@ccna varchar(10),@cno char(4)OUTPUT,@cna varchar(10)OUTPUT,@pna varchar(20)OUTPUT,@num int OUTPUT) AS SELECT @cna=cna,@cno=https://www.wendangku.net/doc/b415492113.html,o,@pna=pna,@num=num FROM cp,customer,paper WHERE https://www.wendangku.net/doc/b415492113.html,o=https://www.wendangku.net/doc/b415492113.html,o AND paper.pno=cp.pno AND cna=@ccna;

6.执行存储过程C_P_Pro,实现对李涛，钱金浩等不同顾客的订阅信息查询execute C_P_Proc@name='李涛' execute C_P_Proc@name='钱金浩' 7，删除存储过程C_P_Prcc DROP PROCEDURE C_P_PROC （4）在DingBao数据库中针对PAPER创建插入触发器TR_PA PER_I、删除触发器TR_PAPER_D、修改触发器TR_PAPER_U。具体要求如下。

<1>对PAPER的插入触发器：插入报纸记录，单价为负值或为空时，设定为10元。 CREATE TRIGGER TR_PAPER_I ON paper FOR INSERT AS DECLARE @ippr FLOAT; declare @ipno int; SELECT @ippr=ppr,@ipno=pno from inserted begin if @ippr<0 or @ippr is NULL begin raiserror('报纸的单价为空或小于零！',16,1) update paper set ppr=10 where paper.pno=@ipno end

施密特、单稳态触发器仿真实验

上海大学本科生课程作业题目：数字电子技术课程实践项目二课程名称：数字电子技术学院：机电工程与自动化学院姓名：张炜学号：12122030

题目要求：用555定时器构成的单稳态触发器、多谐振荡器、施密特触发器进行设计和仿真 1.单稳态触发器： 1.1 工作原理：单稳态电路的组成和波形下图所示。当电源接通后，Vcc 通过电阻R 向电容C 充电，待电容上电压Vc 上升到2/3Vcc 时，RS 触发器置0，即输出Vo 为低电平，同时电容C 通过三极管T 放电。当触发端2的外接输入信号电压Vi ＜1/3Vcc 时，RS 触发器置1,即输出Vo 为高电平，同时，三极管T 截止。电源Vcc 再次通过R 向C 充电。输出电压维持高电平的时间取决于RC 的充电时间，当t=t W 时，电容上的充电电压为；CC RC t CC C V e V v w 321=??? ? ??-=-，所以输出电压的脉宽 t W =RCln3≈1.1RC 。一般R 取1k Ω～10M Ω，C ＞1000pF 。值得注意的是：t 的重复周期必须大于t W ，才能保证放一个正倒置脉冲起作用。由上式可知，单稳态电路的暂态时间与VCC 无关。因此用555定时器组成的单稳电路可以作为精密定时器。单稳态电路的电路图和波形图

1.2 555单稳态触发器的设计： 1.2.1 电路设计基本原理：单稳态触发器具有稳态和暂稳态两个不同的工作状态。在外界触发脉冲作用下，它能从稳态翻转到暂稳态，在暂稳态维持一段时间以后，在自动返回稳态；暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。由于单稳态触发器具有这些特点，常用来产生具有固定宽度的脉冲信号。按电路结构的不同，单稳态触发器可分为微分型和积分型两种，微分型单稳态触发器适用于窄脉冲触发，积分型适用于宽脉冲触发。无论是哪种电路结构，其单稳态的产生都源于电容的充放电原理。用555定时器构成的单稳态触发器是负脉冲触发的单稳态触发器，其暂稳态维持时间为T w=lnRC=1.1RC,仅与电路本身的参数R、C 有关。 1.2.2 实验数据及分析结论：单稳态触发器实验电路下图所示

电子线路基础数字电路实验6 移位寄存器

实验六移位寄存器一、实验目的 1、掌握中规模4位双向移位寄存器逻辑功能及使用方法。 2、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。二、实验原理 1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器,只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图9—1所示。图9—1 CC40194的逻辑符号及引脚功能其中D0、D1、D2、D3为并行输入端; Q0、Q1、Q2、Q3为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；C R为直接无条件清零端；CP为时钟脉冲输入端。 CC40194有5种不同操作模式：即并行送数寄存，右移（方向由Q0～Q3），左移(方向由Q3～Q0)，保持及清零。 S1、S0和C R端的控制作用如表9—l。表9—l

2、移位寄存器应用很广，可构成移位寄存器型计数器;顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。本实验研究移位寄存器用作环形计数器和数据的串、并行转换。（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图9—2所示，把输出端Q3和右移串行输入端S R相连接，设初始状态Q0Q1Q2Q3=1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100→0010→0001→1000→……，如表9—2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。图9—2电路可以由各个输出端输出在时间上有先后顺序的脉冲。因此也可作为顺序脉冲发生器。图9—2环形计数器表9—2 如果将输出作与左移串行输入临，相连接，即可达左移循环移位。（2）实现数据串、并行转换 ①串行／并行转换器串行／并行转换是指串行输入的数码，经转换电路之后变换成并行输出。图9—3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位申／并行数据转换电路。图9—3 七位串行／并行转换器电路中S0端接高电平1，S1受Q7控制，二片寄存器连接成串行输入右移工作模式。Q7是转换结束标志。当Q7＝1时，S1为0,使之成为S1S0＝01的串入右移工作方式，当Q7＝0时，S1＝1, S1S0＝10则串行送数结束，标志着串行输入的数据已转换成并行输出了。’ 串行／并行转换的具体过程如下：转换前，C R端加低电平，使1、2两片寄存器的内容清0，此时S1 S0＝11，

实验6 数据库实验——存储过程和触发器

实验6 存储过程与触发器一、实验目的 1、加深与巩固对存储过程与触发器概念的理解。 2、掌握触发器的简单应用。 3、掌握存储过程的简单应用。二、实验内容一)存储过程: 1、创建一存储过程,求l+2+3+…+n,并打印结果。 CREATE PROCEDURE addresult AS DECLARE @n int=10,/*最后一个数*/ @i int=0, @result int=0 /*结果*/ BEGIN WHILE(@i<=@n) BEGIN SET @result=@result+@i SET @i=@i+1 END PRINT'1+2+3+、、、+n的结果就是:' PRINT @result RETURN(@result) END GO 2.调用上面的addresult存储过程,打印l十2+3+…+10的结果。EXEC addresult

3、修改上述存储过程为addresult1,使得@n为输入参数,其具体值由用户调用此存储过程时指定。 CREATE PROCEDURE addresult1 @n int=10 /*最后一个数*/ AS DECLARE @i int=0, @result int=0 /*结果*/ BEGIN WHILE(@i<=@n) BEGIN SET @result=@result+@i SET @i=@i+1 END PRINT'1+2+3+、、、+n的结果就是:' PRINT @result RETURN(@result) END GO 4、调用上面修改后的addresult1存储过程,打印l+2+3+…+100的结果。 EXEC addresult1 100 5.修改上述存储过程为addresult2,将@n参数设定默认值为10,并改设@sum为输出参数,让主程序能够接收计算结果。