当前位置：文档库 › 触发器的特性方程及时序图

触发器的特性方程及时序图

注意：

1） CP 脉冲的画法（高低电平脉宽一致）;

2）状态不定时高低电平都画上，中间斜线填

充;

3）触发器的输出端为Q 。

4）触发器的初态题意未明确时，要用文字说明

设为0。

1、基本RS 触发器（锁存器）

（1）特性方程 ??

??=++=+)(11约束条件R S RQ S Q n n （2）时序图

例1用与非门组成的基本RS 触发器，设初始状态为0，已知输入R 、S 的波形图如图，画出输出Q 、Q 的波形图。解：将每个时段对应的R 、S 的波形高电平设为1低电

平设为0，代入特性方程??

???=++=+)(11约束条件R S RQ S Q n n 计算出Q n+1

的值并还原成波形。如在t1时刻R =1，

S =0，Q n =0，通过特性方程计算可知Q n+1

=1，因此在t1时刻是高电平，同理画出结果如图所示。

注意，如果输入的波形信号使基本RS 触发器处于不定态时，Q n+1的波形可以是高电平也可以是低电平。

2、RS 触发器（1）特性方程

???=+=+)(01约束条件SR Q R S Q n n 例2 同步RS 触发器，设初始状态为0，已知输入R 、S 的波形图如图，画出输出Q 的波形图。

解：将每个时段对应的R 、S 的波形高电平设为1低电平设为0，代入特性方程

???=+=+)(01约束条件SR Q R S Q n n （当CP =1时有效）计算出Q n+1的值并还原成波形。对于同步RS 触发器要注意在CP 信号时有效时输入端的波形会影响输出端得输出状态，在CP 信号时无效时输入端的波形就不会影响输出端得输出状态此时触发器的状态不变。如：

在t1～t2时刻CP =1，此时触发器处于工作状态此时R =0，S =1，Q n =0，通过特性方程计算可知Q n+1=1高电平。

同理t2～t3时刻，触发器仍处于工作状态将输入信息和电路的原来状态带入公式计算得到Q n+1=0低电平。

在t3～t4时刻CP =0，电路处于非工作状态，因此触发器的状态不会随输入信号变化而变化，所以输出信号保持不变。

同理画出结果如图所示。

注意，如果在CP =1期间输入的波形信号使基本RS 触发器处于不定态时，Q n+1的波形可以是高电平也可以是低电平。

R S Q

t1t2t3t4

例3 主从RS 触发器，设初始状态为0，已知输入R 、S 的波形图如图，画出输出Q 的波形图。

解：

将每个有效时刻对应的R 、S 的波形高电平设为1低电平设为0，代入特性方程

???=+=+)(01约束条件SR Q R S Q n n （CP 下降沿到来时有效）计算出Q n+1的值并还原成波形。但在主从结构的触发器中电路发生变化的时间是某一个特定的时刻。如：

在t1时刻主从RS 触发器处于工作状态，R =1，S =0，Q n =0，代入特性方程得Q n+1

=1高电平。在此时刻之后触发器不工作，触发器得状态保持不变，因此波形不变化。

同理触发器下一次工作是在t2时刻，将信号量和原状态代如公式得Q n+1=1。依此类推画出结果如图所

示。

t1t2

3、JK触发器

（1）特性方程

n Q

Q+

（2）时序图

例4 同步JK触发器，设初始状态为0，已知J、 K两个输入端，J、 K的波形图如图所示，画出输出Q的波形图。

解：

将每个时段对应的J、 K的波形高电平设为1低电平设为0，代入特性方程

+1（CP=1时有效）

n Q

Q+

计算出Q n+1的值并还原成波形。如：

在t1～t2时刻CP=1，此时触发器处于工作状态此

时J=1，K=0，Q n=0，通过特性方程计算可知Q n+1=1高电平。

同理t2～t3时刻，触发器仍处于工作状态将输入信息和电路的原来状态J=0，K=0，Q n=1带入公式计算得到Q n+1=1高电平。

在t3～t4时刻CP=0，电路处于非工作状态，因此触发器的状态不会随输入信号变化而变化，所以输出信号保持不变。

依此类推，画出结果如图所示。

t1t2t3t4

例5 主从JK触发器，设初始状态为0，已知J、 K两个输入端，J、 K的波形图如图所示，画出输出Q的波形图。

解：

将每个有效时刻对应的J、 K的波形高电平设为1低电平设为0，代入特性方程

n n n Q K Q J Q +=+1 （CP 下降沿到来时有效）

计算出Q n+1的值并还原成波形。如：

在t1时此时触发器处于工作状态此时J =1，K =0，Q n =0，通过特性方程计算可知Q n+1=1高电平。在此时刻之后触发器不工作，触发器得状态保持不变，因此波形不变化。

同理触发器下一次工作是在t2时刻，将信号量和原状态代如公式得Q n+1

=0。依此类推，画出结果如图所示。

K Q

t1 t2t3 t4

例6 边沿JK 触发器，设初始状态为0，已知J 、 K 两个输入端，J 、 K 的波形图如图，画出输出Q 的波形图。解：

将每个有效时刻对应的J 、 K 的波形高电平设为1低电平设为0，代入特性方程

n n n Q K Q J Q +=+1 （CP 下降沿有效）

计算出Q n+1的值并还原成波形。如：

在t1时此时触发器处于工作状态此时J=0，K=0，Q n=1，通过特性方程计算可知Q n+1=1高电平。在此时刻之后触发器不工作，触发器得状态保持不变，因此波形不变化。

同理触发器下一次工作是在t2时刻，将信号量和原状态代如公式得Q n+1=0低电平。

依此类推，画出结果如图所示。

t1 t2t3 t4

4、D触发器

（1）特性方程：

Q n=

（2）时序图

例7 同步D触发器，设初始状态为0，已知输入端D的波形图如图，画出输出Q的波形图。

解：

将每个时段对应的D的波形高电平设为1低电平设为0，代入特性方程

+1（当CP=1时有效）

Q n=

计算出Q n+1的值并还原成波形。如：

在t1～t2时刻CP=1，此时触发器处于工作状态此时D=0，通过特性方程计算可知Q n+1=0低电平。

同理t2～t3时刻，触发器仍处于工作状态将输入信息和电路的原来状态带入公式计算得到Q n+1=1高电平。

在t3～t4时刻CP=0，电路处于非工作状态，因此触发器的状态不会随输入信号变化而变化，所以输出信号保持不变。

同理画出结果如图所示。

t1t2t3t4

例8 现设维持—阻塞D触发器的初始状态为0，已知输入端D信号的波形图如图所示，画出输出Q的波形图。解：

由于是边沿触发器，因此触发器的触发翻转发生在时钟脉冲的触发沿（这里是上升沿）。而且判断触发器次态的依据是时钟脉冲触发沿前一瞬间（这里是上升沿前一瞬间）输入端的状态。根据D 触发器的特性方程

D Q n =+1 （CP 上升沿有效）

在t1时此时触发器处于工作状态此时D =1，通过特性方程计算可知Q n+1=1高电平。在此时刻之后触发器

不工作，触发器得状态保持不变，因此波形不变化。

同理触发器下一次工作是在t2时刻，将信号量和原状态代如公式得Q n+1=0低电平。

依此类推，画出结果如图所示。

t1t5t4t3t2

触发器的特性方程及时序图

触发器的特性方程及时序图注意: 1) CP脉冲的画法(高低电平脉宽一致); 2) 状态不定时高低电平都画上，中间斜线填充; 3) 触发器的输出端为Q。 4) 触发器的初态题意未明确时，要用文字说明设为0。 1、基本RS触发器(锁存器) (1)特性方程 n，1n,Q,S，RQ, , ,S，R,1(约束条件), (2)时序图例1用与非门组成的基本RS 触发器，设初始状态为0，已知输入R、S的波形图如图，画出输出Q、的波形图。 Q解:将每个时段对应的R、S的波形高电平设为1低电 n，1n,Q,S，RQ, ,平设为0，代入特性方程 ,S，R,1(约束条件), n+1计算出Q的值并还原成波形。如在t1时刻R=1， nn+1S=0，Q=0，通过特性方程计算可知Q=1，因此在t1时刻是高电平，同理画出结果如图所示。注意，如果输入的波形信号使基本RS触发器处于 n+1不定态时，Q的波形可以是高电平也可以是低电平。

R S Q Q t1 2、RS触发器 (1)特性方程 n，1n,Q,S，RQ, , ,SR,0(约束条件), 例2 同步RS触发器，设初始状态为0，已知输入R、S的波形图如图，画出输出Q的波形图。解:将每个时段对应的R、S的波形高电平设为1低电平设为0，代入特性方程n，1n,Q,S，RQ, , (当CP=1时有效) ,SR0(约束条件),, n+1计算出Q的值并还原成波形。对于同步RS触发器要注意在CP信号时有效时输入端的波形会影响输出端得输出状态，在CP信号时无效时输入端的波形就不会影响输出端得输出状态此时触发器的状态不变。如: 在t1,t2时刻CP=1，此时触发器处于工作状态此 nn+1时R=0，S=1，Q=0，通过特性方程计算可知Q=1高电平。同理t2,t3时刻，触发器仍处于工作状态将输入 n+1信息和电路的原来状态带入公式计算得到Q=0低电平。

第4章触发器(总复习)

【总复习卷】第4章集成触发器触发器是数字电路中的一个基本逻辑单元，它与逻辑门电路一起组成各种各样的数字电路。触发器具有记忆功能并且其状态在触发脉冲作用下迅速翻转。【知识结构图】【本章重点】 1. 触发器的基本性质。 2. RS触发器、JK触发器、D型触发器的逻辑功能，各类触发器逻辑符号。 3. 集成触发器外特性及其应用。【本章难点】 1. 各类触发器逻辑功能分析。 2. 主从型触发器工作波形画法。 3. 集成触发器简单应用。 4. 触发器的空翻。【本章考点】 1. 各类触发器逻辑符号及相应逻辑功能。 2. 触发器的工作波形。 3. 集成触发器类型识别及简单应用。 4. 触发器的空翻。

综合训练（第4章）一、填空题 1．触发器具有________种稳定状态。在输入信号消失后，能保持输出状态不变，也就是说它具有________功能。在适当触发信号作用下，从一个稳态变为另一个稳态,，因此触发器可作为_______进制信息存贮单元。 2. 边沿型触发器可以避免现象的产生。 3. 通常规定触发器______端的状态作为触发器的状态。 4. 触发器按照逻辑功能分为：、、、等。 5. 主从触发器在时钟高电平时主触发器接收信，而__ __触发器状态不变。在时钟脉冲下降沿时__主__触发器被封锁而__ ___触发器打开接收触发器信号。 6. 与非门构成的基本RS触发器的约束条件是R+S不能为。 7. 基本触发器电路中,S D端、R D端可以根据需要预先将触发器或，而不受的同步控制。 8. 在时钟脉冲控制下，JK触发器J端和K端输入不同组合的信号时，能够具有、、、的功能。二、判断题(对的打”√”,错的打”Х”) 1. 触发器属于组合逻辑电路系列，即没有记忆功能。( ) 2. 同步RS触发器连成计数电路时，会产生空翻现象。 ( ) 3. 主从RS触发器会出现状态不定的现象。 ( ) 4. 主从型触发器接成计数电路时，不会产生空翻现象。( ) 5. 当JK触发器的，它就转化为T触发器。( ) 6. JK触发器的特性方程是。( ) 7. 当J=K=0时，JK触发器就具有计数的功能。( ) 8. 由触发器工作性质可看出触发器是一个双稳态电路。 ( ) 9. 触发器的抗干扰能力,与触发脉冲宽度无关。 ( ) 10. 同步RS触发器状态的改变是与时钟脉冲信号同步的。( ) 11. 与非门构成的基本RS触发器，当S=1,R=0时,其输出端状态是1。( ) 12. 同步RS触发器的约束条件是SR=0。( )

3篇5章习题解答[1]1

第三篇第5章习题题3.5.1 由或非门构成的基本RS 触器如图题3.5.1所示,已知输入信号A 、B 的波形，试画出触发器输出端,Q Q 的波形,并说明基本RS 触发器对输入信号约束的必要性。（假定触发器的初始状态为“0”）图题 3.5.1 解：因为对或非门讲，当R D 、S D 都为0时，原状态不会改变，而R D 和S D 都是高电平时，Q Q 和强制为低电平，只有在R D 和S D 都为高电平同时变为低电平时，Q Q 和的状态难以确定（即，Q Q 和哪一个为高电平无法明确决定，但是一高一个低的状态是稳定的）。根据提供的波形图，画出，Q Q 和的波形如图所示。题3.5.2 图题3.5.2是应用基本RS 触发器消除机械弹跳的逻辑电路，试说明其工作原理并体会触发器的保持功能。

图题 3.5.2 解：由基本RS 触发器构成消除机械弹跳时的原理可以用波形加以说明。当机械开关S 从上端打到下端时，触点已离开了上端，但下端有一个接触和非接触的过程，决定于触点的弹性好坏。波形说明开关离开上端，在下端弹跳几下的情况。由于D D S R 变高电平变低电平后，D R 再次变高电平时触发器的输出处于保持功能。所以虽然机械开关有弹跳，但触发器的输出状态是稳定的。题3.5.3 在钟控（电平控制）RS 触发器（教材图3.5.5（a ）所示）中，S 、R 、CP 端加入如图题3.5.3所示波形，试画出Q 端的波形（设初态为“0”）。

图题 3.5.3 解：在钟控RS 触发器（即同步RS ）中，在R=S=1时，1==Q Q ，而如若RS 同时变为“0”后，Q Q ,的状态将不能确定，现在RS 同时为1后不同时为“0”，所以有如下波形。题3.5.4 试写出图题3.5.4各触发器的次态逻辑函数表达式。图题 3.5.4 解：(a)电路：1 n n n n n n Q JQ KQ AQ A Q A Q +=+=+=⊕； (b)电路：1 n n n n Q TQ TQ Q +=+=； (c)电路：1 n n n Q S RQ Q +=+=； (d)电路：1 n n Q D Q +==；题3.5.5 试写出图题3.5.5各触发器的次态逻辑函数表达式。

第13章触发器及时序逻辑电路习题

第十三章触发器和时序逻辑电路 13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。 1．双稳态触发器双稳态触发器的特点： 1）.有两个互补的输出端 Q 和Q 。 2）．有两个稳定状态。“1”状态和“0” 状态。通常将 Q = 1和Q = 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。 3）．当输入信号不发生变化时，触发器状态稳定不变。 4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。按其逻辑功能，触发器可分为：RS 触发器，JK 触发器、D 触发器、T 触发器和T ’触发器。各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1：名称逻辑符号次态方程 RS 触发器 Q R S Q n +=+1 =?S R 0 （约束方程） JK 触发器 1n n n Q JQ KQ +=+ D 触发器 D Q n =+1 T 触发器 1n n Q T Q +=⊕ T ’ 触发器 1n n Q Q += 把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。 2．同步时序逻辑电路的分析

同步时序逻辑电路的分析步骤如下： 1．由给定的逻辑电路图写出下列各逻辑方程式：（1）各触发器的特性方程。（2）各触发器的驱动方程。（3）时序电路的输出方程。 2．将驱动方程代入相应触发器的特性方程，求得电路的状态方程（或次态方程）。 3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态转换图或时序图。 4．根据电路的状态转换图说明该时序逻辑电路的逻辑功能。 3．典型的时序逻辑电路在数字系统中，最典型的时序逻辑电路是寄存器和计数器。 1）寄存器寄存器是用来存储数据或运算结果的一种常用逻辑部件。寄存器的主要组成部分是在双稳态触发器基础上加上一些逻辑门构成。按功能分，寄存器分为数码寄存器和移位寄存器。移位寄存器是既能寄存数码，又能在时钟脉冲的作用下使数码向高位或向低位移动的逻辑功能部件。通常有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器。移位寄存器可实现数据的串行、并行转换，数据的运算和数据的处理等。 2）计数器计数器是一种对输入脉冲数目进行计数的时序逻辑电路，被计数的脉冲信号称为计数脉冲。计数器除计数外，还可以实现定时、分频等，在计算机及数字系统中应用极广。计数器种类很多，通常有如下不同的分类方法。（1）按逻辑功能可分为加法计数器、减法计数器和可逆计数器。（2）按计数进制可分为二进制计数器、十进制计数器和任意进制计数器等。（3）按工作方式可分为同步计数器和异步计数器。集成电路74161型四位同步二进制计数器图13.1.1为74161型四位同步二进制可预置计数器的外引线排列图及其逻辑符号，其中D R 是异步 (a ) 外引线排列图 (b ) 逻辑符号图13.1.1 74161型四位同步二进制计数器清零端，LD 是预置数控制端，0123A A A A 是预置数据输入端，EP 和ET 是计数控制端，Q 3Q 2Q 1Q 0是计数输出端，RCO 是进位输出端。74161型四位同步二进制计数器具有以下功能： ① 异步清零。D R =0时，计数器输出被直接清零，与其他输入端的状态无关。 ② 同步并行预置数。在D R =1条件下，当LD =0且有时钟脉冲CP 的上升沿作用时，3A 、2A 、1A 、0A 输入端的数据3d 、2d 、1d 、0d 将分别被3Q 、2Q 、1Q 、0Q 所接收。 ③ 保持。在D R LD ==1条件下，当=?EP ET 0，不管有无CP 脉冲作用，计数器都将保持原有状态

触发器之间的功能转换

触发器之间的功能转换（考过）（填空）一、转换的目的：触发器的逻辑功能和电路结构无对应关系。同一功能的触发器可用不同结构实现；同一结构触发器可做成不同的逻辑功能。二、触发器之间转换的方法： 1、写特征方程写出已有触发器和待求触发器的特征方程。 2、变换特征方程变换待求触发器的特征方程，使之形式与已有触发器的特征方程一致。 3、比较系数根据方程式，如果变量相同、系数相等则方程一定相等的原则，比较已有和待求触发器的特征方程，求出转换逻辑。4、画逻辑图根据转换逻辑画出逻辑图。注意： (1)现有触发器的特征方程不能变换。 (2)关键是变换待求触发器的特性方程； (3)难点是解决已有触发器的输入端的接法. 三、注意： 1、触发器之间的转换方法也可适合任何两种逻辑功能触发器之间的相互转换。 2、掌握好触发器之间的转换方法，可使逻辑电路不受触发器

类型的控制，能更好的应用自如的设计出更简单的逻辑功能电路。四、举例 1．D 触发器转换成JK 触发器 (1) 写特征方程 D 触发器的特征方程： D Q n =+1 JK 触发器的特征方程：n n 1n Q K Q J Q +=+ (2) 变换特征方程变换JK 触发器的特征方程，使之形式与已有D 触发器的特征方程一致。 D Q K Q J Q =+=+n n 1n (3)比较系数，求出转换逻辑将两个触发器的特征方程进行比较，可见，使D 触发器的输入为n n n n Q K Q J Q K Q J D =+=，则D 触发器实现JK 触发器的功能。 (4)画逻辑图将D 触发器的输入信号用转换逻辑连接实现JK 触发器的功能，图所示。 & CP 1D Q C1 >Q & & J 1 图 D 触发器转换成JK 触发器

(完整版)第13章触发器及时序逻辑电路习题汇总

1 第十三章触发器和时序逻辑电路 13.1重点内容提要时序逻辑电路由组合逻辑电路和具有记忆作用的触发器构成。时序逻辑电路的特点是：其输出不仅仅取决于电路的当前输入，而且还与电路的原来状态有关。 1．双稳态触发器双稳态触发器的特点： 1）.有两个互补的输出端 Q 和Q 。 2）．有两个稳定状态。“1”状态和“0” 状态。通常将 Q = 1和Q = 0 称为“1”状态，而把Q = 0和Q = 1称为“0” 状态。 3）．当输入信号不发生变化时，触发器状态稳定不变。 4）．在一定输入信号作用下，触发器可以从一个稳定状态转移到另一个稳定状态。按其逻辑功能，触发器可分为：RS 触发器，JK 触发器、D 触发器、T 触发器和T ’触发器。各时钟控制触发器的逻辑符号和逻辑功能见表13.1.1：名称逻辑符号次态方程 RS 触发器 Q R S Q n +=+1 =?S R 0 （约束方程） JK 触发器 1n n n Q JQ KQ +=+ D 触发器 D Q n =+1 T 触发器 1n n Q T Q +=⊕ T ’ 触发器 1n n Q Q += 把一种已有的触发器通过加入转换逻辑电路，可以转换成为另一种功能的触发器。 2．同步时序逻辑电路的分析

触发器的特方程及时序图

触发器的特性方程及时序图注意： 1） CP 脉冲的画法（高低电平脉宽一致）; 2）状态不定时高低电平都画上，中间斜线填充; 3）触发器的输出端为Q 。 4）触发器的初态题意未明确时，要用文字说明设为0。 1、基本RS 触发器（锁存器）（1）特性方程 ?? ? ??=++=+)(11约束条件R S RQ S Q n n （2）时序图例1用与非门组成的基本RS 触发器，设初始状态为0，已知输入R 、S 的波形图如图，画出输出Q 、Q 的波形图。解：将每个时段对应的R 、S 的波形高电平设为1低电平设为0，代入特性方程?? ???=++=+)(11约束条件R S RQ S Q n n 计算出Q n+1 的值并还原成波形。如在t1时刻R =1，

S =0，Q n =0，通过特性方程计算可知Q n+1 =1，因此在t1时刻是高电平，同理画出结果如图所示。注意，如果输入的波形信号使基本RS 触发器处于不定态时，Q n+1的波形可以是高电平也可以是低电平。 R S Q Q t1 2、RS 触发器（1）特性方程 ?? ???=+=+)(01约束条件SR Q R S Q n n 例2 同步RS 触发器，设初始状态为0，已知输入R 、S 的波形图如图，画出输出Q 的波形图。解：将每个时段对应的R 、S 的波形高电平设为1低电平设为0，代入特性方程

?? ???=+=+)(01约束条件SR Q R S Q n n （当CP =1时有效）计算出Q n+1的值并还原成波形。对于同步RS 触发器要注意在CP 信号时有效时输入端的波形会影响输出端得输出状态，在CP 信号时无效时输入端的波形就不会影响输出端得输出状态此时触发器的状态不变。如：在t1～t2时刻CP =1，此时触发器处于工作状态此时R =0，S =1，Q n =0，通过特性方程计算可知Q n+1=1高电平。同理t2～t3时刻，触发器仍处于工作状态将输入信息和电路的原来状态带入公式计算得到Q n+1=0低电平。在t3～t4时刻CP =0，电路处于非工作状态，因此触发器的状态不会随输入信号变化而变化，所以输出信号保持不变。同理画出结果如图所示。注意，如果在CP =1期间输入的波形信号使基本RS 触发器处于不定态时，Q n+1的波形可以是高电平也可以是低电平。

触发器练习题

一、判断题 1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（） 2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（） 3、与非门的输入端加有低电平时，其输出端恒为高电平。（） 4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。（） 5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。（） 6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。（） 7、触发器是时序逻辑电路的基本单元。（） 8、时序逻辑电路由组合逻辑电路和存储电路构成。（） 9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。（） 10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。（） 11、译码器、比较器属于组合逻辑电路。 12、数字电路可分为组合逻辑电路和时序逻辑电路。 13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。 14、实现同一逻辑功能的逻辑电路可以不同 15、译码是编码的逆过程。 16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程. 17、公式化简法有时不容易判断结果是否最简. 18、实现同一逻辑功能的电路是唯一的. 19、加法器可以有并行进位加法器. 20、七段显示译码器有共阳极和共阴极显示器两种接法. 21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求 22、高电平有效的显示译码器可驱动共阴极接法的数码管 23、低电平有效的显示译码器可驱动共阳极接法的数码管 24、高电平有效的显示译码器可驱动共阳极接法的数码管 25、低电平有效的显示译码器可驱动共阴极接法的数码管 26、同一CP控制各触发器的计数器称为异步计数器（） 27、各触发器的信号来源不同的计数器称为同步计数器（） 28、1个触发器可以存放2个二进制数（） 29、D触发器只有时钟脉冲上升沿有效的品种。 30、同步RS触发器用在开关去抖中得到应用。 31、不同触发器间的逻辑功能是可以相互转换的。 32、对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（） 33、JK触发器只要J，K端同时为1，则一定引起状态翻转。( ) 34、将D触发器的Q端与D端连接就可构成T’触发器。( ) 35、JK触发器在CP作用下，若J=K=1，其状态保持不变。( ) 36、JK触发器在CP作用下，若J=K=1，其状态变反。 ( ) 37、使D K =，就可实现JK触发器到D触发器的功能转换。( ) J= 38、JK触发器在CP作用下，若J=K=0，其状态保持不变。 ( ) 39JK触发器在CP作用下，若J=K=0，则触发器置0（即复位）。( )

触发器的特性方程及时序图

触发器的特性方程及时序图

第4章 触发器(总复习)

3篇5章习题解答[1]1

第13章触发器及时序逻辑电路习题

触发器之间的功能转换

(完整版)第13章触发器及时序逻辑电路习题汇总

最新数字电子技术基础电子教案——第4章触发器

触发器的特方程及时序图

触发器练习题

第4章触发器(总复习)