多芯片组件技术

多芯片组件技术

1 引言

在某种意义上，电子学近几十年的历史可以看作是逐渐小型化的历史，推动电子产品朝小型化过渡的主要动力是元器件和集成电路IC的微型化。随着微电子技术的发展，器件的速度和延迟时间等性能对器件之间的互连提出了更高的要求，由于互连信号延迟、串扰噪声、电感电容耦合以及电磁辐射等影响越来越大，由高密度封装的IC和其他电路元件构成的功能电路已不能满足高性能的要求。人们已深刻认识到，无论是分立元件还是IC，封装已成为限制其性能提高的主要因素之一。目前电子封装的趋势正朝着小尺寸、高性能、高可靠性和低成本方面发展。

所谓封装是指将半导体集成电路芯片可靠地安装到一定的外壳上，封装用的外壳不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，即芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通

过印制板上的导线与其他器件建立连接。因此，封装对集成电路和整个电路系统都起着重要的作用。芯片的封装技术已经历了几代的变迁，从双列直插式封装(DIP)、塑料方型扁平式封装(POFP)、插针网格阵列封装(PGA)、球栅阵列封装(BGA)、芯片尺寸封装(CSP)到多芯片组件(MCM)，技术更先进，芯片面积与封装面积之比越来越趋近于1，适用频率更高，耐温性能更好，引脚数增多，引脚间距减小，可靠性提高，使用更加方便。

80年代被誉为“电子组装技术革命”的表面安装技术SMT改变了电子产品的组装方式。SMT已经成为一种日益流行的印制电路板元件贴装技术，其具有接触面积大、组装密度高、体积小、重量轻、可靠性高等优点，既吸收了混合IC的先进微组装工艺，又以价格便宜的PCB代替了常规混合IC的多层陶瓷基板，许多混合IC市场已被SMT占领。随着IC的飞速发展，I／O数急剧增加，要求封装的引脚数相应增多，出现了“高密度封装”。90年代，在高密度、单芯片封装的基础上，将高集成度、高性能、高可靠的通用集成电路芯片和专用集成电路芯片ASIC在高密度多层互连基板上用表面安装技术组装成为多种多样的电子组件、子系统或系统，由此而产生了多芯片组件MCM[1]。在通常的芯片印刷电路板PCB和SMT中，芯片工艺要求过高，影响其成品率和成本；印刷电路板尺寸偏大，不符合当今功

能强、尺寸小的要求，并且其互连和封装的效应明显，影响了系统的特性；多芯片组件将多块未封装的裸芯片通过多层介质、高密度布线进行互连和封装，尺寸远比印刷电路板紧凑，工艺难度又比芯片小，成本适中。因此，MCM是现今较有发展前途的系统实现方式，是微电子学领域的一项重大变革技术，对现代化的计算机、自动化、通讯业等领域将产生重大影响。

2 基本特点

多芯片组件是在高密度多层互连基板上，采用微焊接、封装工艺将构成电子电路的各种微型元器件(IC裸芯片及片式元器件)组装起来，形成高密度、高性能、高可靠性的微电子产品(包括组件、部件、子系统、系统)。它是为适应现代电子系统短、小、轻、薄和高速、高性能、高可靠、低成本的发展方向而在PCB和SMT的基础上发展起来的新一代微电子封装与组装技术，是实现系统集成的有力手段。

多芯片组件已有十几年的历史，MCM组装的是超大规模集成电路和专用集成电路的裸片，而不是中小规模的集成电路，技术上MCM追求高速度、高性能、高可靠和多功能，而不像一般混合IC技术以缩小体积重量为主。

典型的MCM应至少具有以下特点：

(1)MCM是将多块未封装的IC芯片高密度安装在同一基板上构成的部件，省去了IC 的封装材料和工艺，节约了原材料，减少了制造工艺，缩小了整机／组件封装尺寸和重量。

(2)MCM是高密度组装产品，芯片面积占基板面积至少20％以上，互连线长度极大缩短，封装延迟时间缩小，易于实现组件高速化。

多芯片封装MCP

多芯片封装 多芯片封装（Multi Chip Package；MCP） 封装形式的概念 所谓封装形式就是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接。

衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。一般来说，出现一代新的CPU，就伴随着一种新的封装形式。 随各式便携式信息装置对内存特性需求日益多元化，可将数个芯片封装在一处的多芯片封装（Multi Chip Package；MCP）亦逐渐受到重视，全球包含三星电子、现代电子、英特尔等重量级IC厂商，近期纷纷看好此型内存市场前景，竞推出相关产品。MCP的优点在于能将2至3种不同特性的芯片封装在一块，可因此减少占据的空间，当前主要为内存所采用。而利用该封装做出的内存产品适于有复杂内存特性需求的信息装置使用。目前内存厂商主要利用该技术将闪存（Flash）与SRAM做在一块。 -薄芯片处理是一种特殊的晶圆支持技术，能使芯片被琢磨到只有0.025毫米的厚度。多重堆叠封装技术能利用无铅锡焊球把安装的芯片的板块堆叠起来。这种封装在功能上相当于单一封装(single package)。 MCM(Multi Chip Model)多芯片组件-质量 为了解决单一的芯片集成度和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMD技术组成多种多样电子组件系统，从而出现了MCM多芯片组件系统 MCM具有以下特点： 封装延迟时间缩小，易于实现组件高速化 缩小整机/组件封装尺寸和重量。 系统可靠性大大提高。 总之，随着CPU和其他超大规模集成电路的进步，集成电路的封装形式也将得到相应的变化，而且封装形式的进步又将反过来促进芯片技术向前发展。 不久以前，高密度薄膜和多芯片封装(MCP)还被认为只是一种用于太空、军事、高端服务器以及大型主机等系统的新型技术,这种技术可以减小最终封装件及系统的尺寸 和重量、减少故障提高可靠性、使用更短和负载更轻的信号线增加速度并使系统具有良好的热性能。 如今，薄膜MCP的各种优点已能够在价格低廉的商用和消费类产品中得以实现，为批量生产而开发的低成本流水线薄膜生产工艺使这项技术由实验室进入到了工厂。这种新工艺采用硅片覆膜高密度互连基板，对于装配车间来说看上去感觉就像是另一个芯片一样。它把用不同工艺制造的器件集成在一个封装内，在功能上满足市场快速变化的要求，并在不改变封装引脚尺寸的前提下提高设计的性能。 MCM（MCP）－Multi Chip Module

芯片组件的封装方法与相关技术

本技术公开的一种芯片组件的封装方法，属于瞬态电压抑制二极管技术领域，包括如下步骤，步骤1备芯：将一颗整流二极管芯A和一颗单向芯片组件的芯片背向串联放置，取一颗整流二极管芯B放置；步骤2纯化处理：第一次腐蚀清洗、第二次腐蚀清洗、涂粉、烧结；步骤3塑化封装：将均纯化后串联的整流二极管芯A和单向芯片组件的芯与整流二极管芯B并联，将产品放入模具注入环氧树脂，加热至160℃～162℃固化成型，取出冷却至常温；纯化处理得到的玻璃封装层，使得产品具备抵抗高温环境的特性，采用环氧树脂塑化封装得到的封装层，使得产品具备抵抗高温环境的特性下具备了抵抗环境冲击的特性。 权利要求书 1.一种芯片组件的封装方法，其特征在于，包括以下步骤：

步骤1：腐蚀清洗，首先，采用腐蚀液对芯片组件进行腐蚀处理，其次，用去离子水冲洗，再次，放入氢氧化钾液中浸泡腐蚀，最后，采用纯丙酮溶液脱水处理； 步骤2：涂粉，采用玻璃粉浆涂抹在步骤1经过腐蚀清洗后的芯片组件外部形成玻璃层； 步骤3：烧结，将完成步骤2的芯片组件，从常温加热并保温一段时间，取出冷却至常温，使玻璃粉浆固化形成玻璃纯化层(4)； 步骤4：塑化封装，将完成步骤3的芯片组件外部包裹抗冲击的塑料材料，在对其加热固化，在所述芯片组件表面形成塑料封装层(5)。 2.如权利要求1所述的芯片组件的封装方法，其特征在于，在步骤1中，其腐蚀液为：采用氢氟酸、硝酸、硫酸、冰乙酸、磷酸按照1～1.5：1～1.2：0.98～1.02：1.5～2.5：0.98～1.02比例均匀混合而成。 3.如权利要求1所述的芯片组件的封装方法，其特征在于，在步骤1中采用腐蚀液对芯片组件进行腐蚀处理是指：腐蚀液温度控制在15℃～30℃对芯片组件进行腐蚀处理，腐蚀次数1～3次，腐蚀时间60s～120s。 4.如权利要求1所述的芯片组件的封装方法，其特征在于，在步骤2中，其玻璃粉浆为：采用40％～60％氧化锌、20％～35％三氧化二硼、7％～15％二氧化硅均混成的玻璃粉，而后取制成的玻璃粉3～4份与1.35～1.52份去离子水均匀混合成悬浮液状态。 5.如权利要求1所述的芯片组件的封装方法，其特征在于，在步骤3烧结中，将完成步骤2的芯片组件从常温缓慢加热至630℃～650℃，保温10min～15min，取出缓慢冷却至常温。 6.如权利要求5所述的芯片组件的封装方法，其特征在于，在步骤3烧结中，将完成步骤2的芯片组件从常温缓慢加热至630℃～650℃，升温速率为15～20℃/min。 7.如权利要求5所述的芯片组件的封装方法，其特征在于，在步骤3烧结中，取出缓慢冷却至

多芯片组件技术

多芯片组件技术 1 引言 在某种意义上，电子学近几十年的历史可以看作是逐渐小型化的历史，推动电子产品朝小型化过渡的主要动力是元器件和集成电路IC的微型化。随着微电子技术的发展，器件的速度和延迟时间等性能对器件之间的互连提出了更高的要求，由于互连信号延迟、串扰噪声、电感电容耦合以及电磁辐射等影响越来越大，由高密度封装的IC和其他电路元件构成的功能电路已不能满足高性能的要求。人们已深刻认识到，无论是分立元件还是IC，封装已成为限制其性能提高的主要因素之一。目前电子封装的趋势正朝着小尺寸、高性能、高可靠性和低成本方面发展。 所谓封装是指将半导体集成电路芯片可靠地安装到一定的外壳上，封装用的外壳不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界与外部电路的桥梁，即芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通 过印制板上的导线与其他器件建立连接。因此，封装对集成电路和整个电路系统都起着重要的作用。芯片的封装技术已经历了几代的变迁，从双列直插式封装(DIP)、塑料方型扁平式封装(POFP)、插针网格阵列封装(PGA)、球栅阵列封装(BGA)、芯片尺寸封装(CSP)到多芯片组件(MCM)，技术更先进，芯片面积与封装面积之比越来越趋近于1，适用频率更高，耐温性能更好，引脚数增多，引脚间距减小，可靠性提高，使用更加方便。 80年代被誉为“电子组装技术革命”的表面安装技术SMT改变了电子产品的组装方式。SMT已经成为一种日益流行的印制电路板元件贴装技术，其具有接触面积大、组装密度高、体积小、重量轻、可靠性高等优点，既吸收了混合IC的先进微组装工艺，又以价格便宜的PCB代替了常规混合IC的多层陶瓷基板，许多混合IC市场已被SMT占领。随着IC的飞速发展，I／O数急剧增加，要求封装的引脚数相应增多，出现了“高密度封装”。90年代，在高密度、单芯片封装的基础上，将高集成度、高性能、高可靠的通用集成电路芯片和专用集成电路芯片ASIC在高密度多层互连基板上用表面安装技术组装成为多种多样的电子组件、子系统或系统，由此而产生了多芯片组件MCM[1]。在通常的芯片印刷电路板PCB和SMT中，芯片工艺要求过高，影响其成品率和成本；印刷电路板尺寸偏大，不符合当今功

芯片组件资料集合

一、芯片组件含义 多芯片组件的英文缩写为MCM，这是一种新的电子组装技术。 组装方式是直接将裸露的集成电路芯片安装在多层高密度互连衬底上，层与层的金属导线是用导通孔连接的。这种组装方式允许芯片与芯片靠得很近，可以降低互连和布线中所产生的信号延迟、串扰噪声、电感/电容耦合等问题。 二、芯片组件分类及应用 MCM可分为三种类型： 一种是建立在印制电路叠层结构技术上实现互连的，其中包括双面叠层高密度板，主要用于30兆赫以下的低级产品； 另一种是利用厚膜在陶瓷或多层陶瓷基片上制作混合电路的一种技术，主要用于30兆赫～50兆赫的高可靠性产品； 最后一种是应用薄膜技术将金属材料蒸发或溅射到薄膜基板上，光刻出信号线并依次作成多层基板，主要应用于50兆赫以上的高性能产品。 MCM的应用已从军事、航天和大型计算机普及到汽车、通信、工业装置、仪器与医疗设备等电子系统产品上。 三、做芯片组件的厂商—贝尔金 贝尔金公司(Belkin Corporation) 是周边产品的全球领先厂商，为电脑、数码和移动产品的用户提供创新的连接技术。 成立时间：1983 年 公司性质：电脑、数码和移动产品的连接技术 公司口号：以“可靠”和“易用”闻名 年营业额：2003 财年全球销售额已超过六亿美元

员工数：2000 名员工 贝尔金公司(Belkin Corporation) 是周边产品的全球领先厂商，为电脑、数码和移动产品的用户提供创新的连接技术。贝尔金公司拥有最全面的IT 外设配件产品，包括宽带网络、KVM 、线缆、防涌接线板和UPS ，更致力于用最先进的USB 、Firewire?® 和Bluetooth? 技术为移动电话、PDA 、iPod? 和其它移动设备提供连接方案。 发展简史 贝尔金公司的业务于1983 年始创于美国加州霍桑(Hawthorne) 一家车库里，当年销售额仅为十八万美元。时至今日，贝尔金公司2003 财年全球销售额已超过六亿美元，在全球拥有近2000 名员工。位于加州洛杉矶的总部占地40 多万平方英尺，工业设计中心位于好来坞，研发机构位于纽约州罗切斯特(Rochester) ，在美、欧，亚拥有多个物流中心，确保我们的产品能迅速满足世界各地的订单。 贝尔金公司两度被美国“ 企业” 杂志(Inc. Magazine) 列为美国500 家发展最快的私有企业之一，其产品和服务屡获行业殊荣：多年在全美零售商大会(Retail Vision) 中，获得最佳厂商(Best Vendor) 和最佳销售商(Best Merchandising) 等大奖。 除美国加州洛杉矶总部外，贝尔金在北美、南美，欧洲和亚太多个城市设有分支机构，以英、法、德，西班牙语和中文提供全球性的顾客服务和技术支持。 贝尔金中国 贝尔金公司于2003 年6 月进入中国，作为新进入中国市场的国外品牌，贝尔金有信心承诺与我们的合作伙伴共同成长，并提供中国用户一流品质的产品和服务，因为贝尔金已做好充分准备将其在美国的成功经验应用到中国市场： 市场占有率高 根据美国CNN “ Business Usual Report 2001 ” 指出，全美国60% 以上的电脑

Zigbee芯片资料集合

一、ZigBee定义 ZigBee是基于标准的低功耗局域网协议。根据国际标准规定，ZigBee技术是一种短距离、低功耗的无线通信技术。这一名称（又称紫蜂协议）来源于蜜蜂的八字舞，由于蜜蜂(bee)是靠飞翔和“嗡嗡”(zig)地抖动翅膀的“舞蹈”来与同伴传递花粉所在方位信息，也就是说蜜蜂依靠这样的方式构成了群体中的通信网络。其特点是近距离、低复杂度、自组织、低功耗、低数据速率。主要适合用于自动控制和远程控制领域，可以嵌入各种设备。简而言之，ZigBee就是一种便宜的，低功耗的近距离无线组网通讯技术。 中文名紫蜂协议 外文名ZigBee 标准全球频段（全球使用） 欧洲频段868MHz 北美频段915MHz ZigBee作为一种短距离无线通信技术，由于其网络可以便捷的为用户提供无线数据传输功能，因此在物联网领域具有非常强的可应用性。 二、ZigBee特性 ①低能耗。在低耗电待机模式下，2节5号干电池可支持1个节点工作6～24个月， 甚至更长。这是ZigBee的突出优势。相比较。蓝牙能工作数周、WiFi可工作数小时。 TI公司和德国的Micropelt公司共同推出新能源的ZigBee节点。该节点采用Micropelt公司的热电发电机给TI公司的ZigBee提供电源。 ②低成本。通过大幅简化协议(不到蓝牙的1/10)，降低了对通信控制器的要求，按 预测分析，以8051的8位微控制器测算，全功能的主节点需要32KB代码，子功能节点少至4KB代码，而且ZigBee免协议专利费。每块芯片的价格大约为2美元。 ③低速率。ZigBee工作在20～250kbps的速率，分别提供250 kbps、40kbps(915 MHz) 和20kbps(868 MHz)的原始数据吞吐率，满足低速率传输数据的应用需求。 ④近距离。传输范围一般介于10～100m之间，在增加发射功率后，亦可增加到1～ 3km。这指的是相邻节点间的距离。如果通过路由和节点间通信的接力，传输距离将可以更远。

芯片组件识别系统的设计

芯片组件识别系统设计 摘要：为了设计制作高效芯片组件识别系统，对现有芯片组件识别系统工作原理和组成部分进行了研究。首先，概括了现有芯片组件识别系统。接着，对芯片组件识别系统的组成单元进行了分析，对图像处理系统中的图像滤波、图像阈值分割、图像边缘检测、图像识别环节所用到的各种算法进行了对比，叙述了控制反馈系统的工作原理。最后，设计出了新的的芯片组件识别系统，其结构与算法都得到了改进。分析结果表明：采用可旋转的双相机结构、可控的供光装置、联动机构和优化的算法可以有效提高芯片组件识别系统的性能。 关键词：芯片组件；图像处理；双相机结构；联动机构 Design of chip components identification system Wang Qing-liang ( School of Mechanical Engineering Nanjing University of Science and Technology, Nanjing 210094, China) Abstract: In order to design efficient chip component identification system, study the working principle and the component of the existing chip component identification system.First, summarize the existing chip component identification system.Then,analysis the component of the existing chip component identification system, contrast the various algorithms used in the filter of the image、the threshold segmentation of the image、the edge detection of the image、the identification of the image in the image processing system. Narrative the working principle of the feedback of control system. Last, design a chip component identifi cation system with improved structure and optimized algorithms.The results show that: it can improve the property of the chip component identification system when use the structure of the dual-camera which can be rotated、the light device which can be controlled、linkage agency and the optimized algorithms. Key words:chip components; image processing; dual-camera structure; linkage agency 1 引言 自从1958年美国德克萨斯公司试制成功世界上第一块集成电路起，40余年来世界IC 产业经历了小规模、中规模、大规模、超大规模和特大规模集成电路的发展阶段。单块半导体硅晶片上集成的元器件数目越来越多，集成电路的功能和速度飞速提高。为满足人们日益增长的需求，应用于各行各业的芯片不断涌现。由于芯片应用环境不同，芯片以不同的封装形式出现，常用的封装形式有：DIP、QFP、TSOP、BGA、CSP、QFN。对于同样的封装的芯片，内部任何细节上的差异都将导致芯片会以不同型号提供给用户，这些型号上的差别可能以芯片型号里的一个字符的不同体现出来。这些细小的差别使用人工的方式加以识别，是难于完成的。对于不断小型化的芯片，人工识别是一个费时费力的过程，自动化的芯片识别系统将成为芯片识别的一种趋势。 随着集成电路技术发展，自动化的芯片识别技术随之诞生，自动化的芯片识别技术应用于芯片生产的环节中[1-2]，如裸芯片的检测，检测芯片的墨点、缺边、崩边、角度偏移等缺陷；用于芯片的定位环节中，如芯片的引脚的键合；用于芯片的类型识别环节中，如确定某块芯片组件中某种芯片的类型。因此为满足不同尺寸，不同封装的芯片

Zigbee芯片资料集合

一、ZigBee定义 ZigBee是基于IEEE802.15.4标准的低功耗局域网协议。根据国际标准规定，ZigBee技术是一种短距离、低功耗的无线通信技术。这一名称（又称紫蜂协议）来源于蜜蜂的八字舞，由于蜜蜂(bee)是靠飞翔和“嗡嗡”(zig)地抖动翅膀的“舞蹈”来与同伴传递花粉所在方位信息，也就是说蜜蜂依靠这样的方式构成了群体中的通信网络。 其特点是近距离、低复杂度、自组织、低功耗、低数据速率。主要适合用于自动控制和远程控制领域，可以嵌入各种设备。简而言之，ZigBee就是一种便宜的，低功耗的近距离无线组网通讯技术。 中文名紫蜂协议 外文名ZigBee 标准IEEE802.15.4 全球频段2.4GHz（全球使用） 欧洲频段868MHz 北美频段915MHz ZigBee作为一种短距离无线通信技术，由于其网络可以便捷的为用户提供无线数据传输功能，因此在物联网领域具有非常强的可应用性。 二、ZigBee特性 ①低能耗。在低耗电待机模式下，2节5号干电池可支持1个节点工作6～24个 月，甚至更长。这是ZigBee的突出优势。相比较。蓝牙能工作数周、WiFi可工作数小时。 TI公司和德国的Micropelt公司共同推出新能源的ZigBee节点。该节点采用Micropelt公司的热电发电机给TI公司的ZigBee提供电源。

②低成本。通过大幅简化协议(不到蓝牙的1/10)，降低了对通信控制器的要求， 按预测分析，以8051的8位微控制器测算，全功能的主节点需要32KB代码，子功能节点少至4KB代码，而且ZigBee免协议专利费。每块芯片的价格大约为2美元。 ③低速率。ZigBee工作在20～250kbps的速率，分别提供250 kbps(2.4GHz)、 40kbps(915 MHz)和20kbps(868 MHz)的原始数据吞吐率，满足低速率传输数据的应用需求。 ④近距离。传输范围一般介于10～100m之间，在增加发射功率后，亦可增加到 1～3km。这指的是相邻节点间的距离。如果通过路由和节点间通信的接力，传输距离将可以更远。 ⑤短时延。ZigBee的响应速度较快，一般从睡眠转入工作状态只需15ms，节点 连接进入网络只需30ms，进一步节省了电能。相比较，蓝牙需要3～10s、WiFi 需要 3 s。 ⑥高容量。ZigBee可采用星状、片状和网状网络结构，由一个主节点管理若干子 节点，最多一个主节点可管理254个子节点；同时主节点还可由上一层网络节点管理，最多可组成65000 个节点的大网。 ⑦高安全。ZigBee提供了三级安全模式，包括无安全设定、使用访问控制清单 (Access Control List, ACL) 防止非法获取数据以及采用高级加密标准(AES 128)的对称密码，以灵活确定其安全属性。 ⑧免执照频段。使用工业科学医疗(ISM)频段，915MHz(美国), 868MHz(欧洲), 2. 4GHz(全球) 。 三、应用及前景： 随着国内经济的高速发展，城市的规模在不断扩大，尤其是各种交通工具的增长更

芯片封装种类汇总

1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。

芯片封装资料

芯片封装资料 2008-06-23 16:03 1、BGA(ball grid array) 球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不用担心QFP 那样的引脚变形问题。该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。 2、BQFP(quad flat package with bumper) 带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。 4、C－(ceramic) 表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。 5、Cerdip 用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。 6、Cerquad 表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。 7、CLCC(ceramic leaded chip carrier) 带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。 8、COB(chip on board) 板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝